

ITT FACHLEHRGÄNGE

– Elektronik-Seminare –

**”Einführung in die
Mikroprozessortechnik”**


Teil II

Sehr geehrter Lehrgangsteilnehmer!

Wir möchten Sie darauf aufmerksam machen, daß diese als Manuskript gedruckten Arbeitsunterlagen nur für Ihren persönlichen Gebrauch bestimmt sind. Eine Weitergabe oder Vervielfältigung bedarf daher unserer schriftlichen Zustimmung.

Wir wünschen Ihnen einen angenehmen Aufenthalt und hoffen auf eine gute Zusammenarbeit während des Seminars.

Ihre ITT Fachlehrgänge


(Westerholt)


(Imhoff)

ITT Fachlehrgänge

Einführung in die Mikroprozessortechnik (Teil 2)

Der Hypothetische Mikrorechner

| | |
|---|----|
| 1. Erläuterungen zur Hardware | 1 |
| 2. Befehlstafeln System 5 | 4 |
| 3. Adressierungsarten | 6 |
| 4. Stapelspeicher (stack) | 10 |
| 5. Unterprogramme - Subroutines | 13 |
| 6. Programmbeispiel: Registerindirekte Adressierung | 16 |
| 7. " : Koordinatenspeicher | 17 |
| 8. " : Argumentübergabe an Unterprogramme | 20 |
| 9. " : Ampelsteuerung | 22 |

MP-System 8080

| | |
|---|----|
| 10. Erläuterungen zur Hardware | 31 |
| 11. Blockschaltung System 6 | 34 |
| 12. Betriebsprogramm (Monitor) | 35 |
| 13. Programmbeispiel: 8 bit-Zähler mit Monitoranruf | 38 |
| 14. " : 16 bit-Zähler ohne Monitoranruf | 40 |
| 15. " : Zähler mit Stoppschalter | 42 |
| 16. Zusammenfassung der 1 Byte-Datentransferbefehle | 45 |
| 17. Page-relative Adressierung | 48 |
| 18. Programmbeispiel: Minimonitor | 49 |
| 19. Die RST-Befehle | 53 |
| 20. Interrupt-Signale und -Befehle | 54 |
| 21. Schaltungsauszug MP-Lehrsystem | 57 |
| 22. Zusammenfassung der Arithmetik/Logik-Befehle | 58 |
| 23. Zusammenfassung der 2 Byte-Datentransferbefehle | 61 |
| 24. Dezimalarithmetik | 64 |
| 25. Programmbeispiel: Dezimaladdierer | 65 |
| 26. Befehlsliste 8080 mit Kommentaren | 68 |
| 27. Programmiertafeln | 72 |
| 28. Befehlsliste 8080 Hexadezimal geordnet | 73 |
| 29. " Alphabetisch geordnet | 74 |
| 30. " nach Funktionsgruppen geordnet | 75 |
| 31. Programmbeispiel: Schrittmotor | 76 |
| 32. Hardwaresteuerung des MP-Systems | 84 |
| 33. System-Controller 8228 | 87 |
| 34. Input/Output- Port 8212 | 89 |
| 35. Stromlaufplan des MP-Lehrsystems | 91 |
| 36. Stromlaufplan der Extension-Box | 92 |

ITT Fachlehrgänge

Hypothetischer Mikrorechner (System 5)

Der "Hypothetische Mikrorechner" wurde aus folgenden Gründen entwickelt und in den MP-Experimentier übernommen:

- es sollte ein Lernrechner geschaffen werden, der nicht auf bestimmte käufliche Prozessortypen zugeschnitten ist.
- möglichst viele der gängigen Befehls- und Adressierungsarten sollten vertreten sein.
- Befehlsstrukturen und -formate sollten aus didaktischen Gründen einfacher und klarer gegliedert sein als bei "echten" Rechnern.
- der Zugriff auf alle bei einem Programmlauf interessanten Vorgänge und Daten sollte möglich sein.
- Hilfsfunktionen zur Fehlersuche und -korrektur sollten im System vorhanden sein.
- die Hardwarestruktur sollte ebenfalls beispielhaft für verschiedene Rechnerarten sein.

1. Wiederholung zum System 5

Die im ersten Seminar behandelten Befehle und Adressierungsarten des hypothetischen Rechners sowie dessen Hardwarestruktur sollen zunächst als Wiederholung kurz zusammengefasst werden.

ITT Fachlehrgänge

Hardwarestruktur:


| | |
|--------------------------------------|---------------|
| 8 bit Datenwortlänge(Datenbus) | ALU |
| 8 bit Adresswortlänge(Adressbus) | Befehlszähler |
| 4 Register(Akkumulatoren) | Hilfsregister |
| 3 Flags(Zero, Negativ, Carry) | |
| 25 byte ROM-Bereich | (00...18) |
| 230 " RAM- " | (19...FE) |
| 1 " Geräteadresse für die A-Schalter | (FF) |

Befehlsvorrat und Adressmodes:

| Befehl | | | Adressmode |
|--------|------------------|---------------------|------------|
| MOVE | Datentransfer | Register → Register | Register |
| LOAD | | Speicher → Register | # , direkt |
| STAC | | Register → Speicher | direkt |
| ADD | Arithmetik/Logik | Register - Register | Register |
| SUB | | | |
| IOR | | Register - Speicher | # , direkt |
| XOR | | | |
| AND | | | |
| INCR | Registerbefehle | | Register |
| DECR | | | |
| RACL | | | |
| RACR | | | |
| JUMP | Sprungbefehle | | direkt |

(Die nachfolgende Blockschaltung sowie die Befehlstafeln waren bereits in den Unterlagen zu Seminar I enthalten.)

ITT Fachlehrgänge



Datentransfer Register \longrightarrow Register

1

Move to register from register

MOVE R_, R_

Destin. \uparrow

Source \uparrow

| | | SOURCE | | | |
|-------------|-----|--------|-----|-----|-----|
| | | R 0 | R 1 | R 2 | R 3 |
| DESTINATION | R 0 | HALT | 04 | 08 | 0C |
| | R 1 | 01 | 05 | 09 | 0D |
| | R 2 | 02 | 06 | 0A | 0E |
| | R 3 | 03 | 07 | 0B | NOP |

Datentransfer Speicher \longrightarrow Register

2

Load to register from memory

LOAD R_, #data

" R_, adr.

" R_, @ R 2

R_, @ R 3 \uparrow

Destin. \uparrow

| | | # | dir. | @ R 2 | @ R 3 \uparrow | "INPUT" (A-Sch.) |
|-------------|-----|------------|------------|-------|------------------|---------------------|
| DESTINATION | R 0 | 80 data | 84 adr. | 88 | 8C | 84 FF |
| | R 1 | 81 data | 85 adr. | 89 | 8D | 85 FF |
| | R 2 | 82 data | 86 adr. | 8A | 8E | 86 FF |
| | R 3 | 83 data | 87 adr. | 8B | 8F | 87 FF |

Datentransfer Register \longrightarrow Speicher

3

Store to memory from register
(accu)

STAC @ \downarrow R 3, R_

" adr. , R_

" @ R 2 , R_

" @ R 3 \uparrow , R_

Source \uparrow

| | | SOURCE | | | |
|--------------------|--|------------|------------|------------|------------|
| | | R 0 | R 1 | R 2 | R 3 |
| @ \downarrow R 3 | | 70 | 71 | 72 | 73 |
| direkt | | 74 adr. | 75 adr. | 76 adr. | 77 adr. |
| @ R 2 | | 78 | 79 | 7A | 7B |
| @ R 3 \uparrow | | 7C | 7D | 7E | 7F |

ITT Fachlehrgänge

Befehlstafeln System 5 Blatt 2

Arithmetik / Logik Register - Register

4

ADDR = 1 _ _SUBR = 2 _ _IORR = 3 _ _XORR = 4 _ _ANDR = 5 _ _

| | | SOURCE | | | |
|-------------|-----|----------|----------|----------|----------|
| | | R 0 | R 1 | R 2 | R 3 |
| DESTINATION | R 0 | <u>0</u> | <u>4</u> | <u>8</u> | <u>C</u> |
| | R 1 | <u>1</u> | <u>5</u> | <u>9</u> | <u>D</u> |
| | R 2 | <u>2</u> | <u>6</u> | <u>A</u> | <u>E</u> |
| | R 3 | <u>3</u> | <u>7</u> | <u>B</u> | <u>F</u> |

Arithmetik / Logik Register - Speicher

5

ADDM = 9 _ _SUBM = A _ _IORM = B _ _XORM = C _ _ANDM = D _ _

| | | # | direkt | ⊙R2 | ⊙R3↑ |
|-------------|-----|-----------|-------------|----------|----------|
| | | (2. Byte) | ((2. Byte)) | | |
| DESTINATION | R 0 | <u>0</u> | <u>4</u> | <u>8</u> | <u>C</u> |
| | R 1 | <u>1</u> | <u>5</u> | <u>9</u> | <u>D</u> |
| | R 2 | <u>2</u> | <u>6</u> | <u>A</u> | <u>E</u> |
| | R 3 | <u>3</u> | <u>7</u> | <u>B</u> | <u>F</u> |

6

7

| | SOURCE | | | |
|------|--------|-----|-----|-----|
| | R 0 | R 1 | R 2 | R 3 |
| INCR | 6 0 | 6 1 | 6 2 | 6 3 |
| DECR | 6 4 | 6 5 | 6 6 | 6 7 |
| RACL | 6 8 | 6 9 | 6 A | 6 B |
| RACR | 6 C | 6 D | 6 E | 6 F |

| JUMP / CALL | Adressmodes | | | |
|----------------|-------------|---------|---------|---------|
| | dir. | ⊙ | ⊙R2 | ⊙R3↑ |
| unbed. | E0 / F0 | E4 / F4 | E8 / F8 | EC / |
| Bedingung | Z | E1 / F1 | E5 / F5 | E9 / F9 |
| | N | E2 / F2 | E6 / F6 | EA / FA |
| | C | E3 / F3 | E7 / F7 | EB / FB |

ITT Fachlehrgänge

2.) Weitere Adressierungsarten im System 5

Als weitere Adressierungsarten stehen im System 5 die folgenden 3 Möglichkeiten zur Verfügung:

- a) \odot R2 (indirekt über R2)
- b) \odot R3 \uparrow (" " R3 mit anschließendem increment in R3)
- c) $\odot\downarrow$ R3 (" " R3 " vorhergehendem decrement in R3)

Für diese sogenannte " Register-Indirekte " Adressierung können nur die Register R2 und R3 verwendet werden.

Das Symbol \odot wird zweckmäßigerweise als "indirekt über" gelesen.

Für Datentransfer- und Arithmetik/Logik-Befehle ergibt sich bei Verwendung der Register-Indirekten Adressierung folgendes Verhalten:

Die Adresse der Daten ist Inhalt eines Registers!

(Zur Erinnerung: Register-Adressierung bedeutete:

Die Daten sind Inhalt eines Registers!)

Beispiel: (R2) = 76 (R0) = 20

| Adr. | Inhalt |
|------|---------------------|
| 48 | ADDM R0, \odot R2 |
| . | |
| . | |
| 76 | 24 |

Unter den gegebenen Voraussetzungen wird in diesem Beispiel der Inhalt der Adresse 76 zum Inhalt des Registers R0 addiert. Das Ergebnis in R0 muß 44 lauten.

ITT Fachlehrgänge

Weshalb das Erhöhen bzw. Erniedrigen des Registers R3 nach bzw. vor der Ausführung des Befehls durchgeführt wird, soll im Zusammenhang mit dem Aufbau von Stacks (Stapelspeichern) erläutert werden.

Für die Sprung-Befehle ergibt sich folgendes Verhalten:

direkt : Zieladresse im 2.Byte
 indirekt : Adresse der Zieladresse im 2.Byte
 indirekt über R2 : Adresse der Zieladresse in R2
 indirekt über R3 ↑ : Adresse der Zieladresse in R3
 nach dem Sprung wird R3 incrementiert

In den nachfolgenden Kapiteln werden einige nicht im System verwendete Adressierungsarten beschrieben, die jedoch in verschiedenen Prozessoren vertreten sind.

3. Relative Adressierung

Bei dieser Adressierungsart enthält der Adreßteil des Befehles nur den Unterschied zwischen der gewünschten Adresse und der Adresse des Befehles selbst (Bild 4.9.1.1).


Der Ablauf ist folgender: Wenn der Befehlszähler die Adresse E 0 spezifiziert, wird über den OP-Code der Befehl LOAD R2, Rel 0 5 ausgelöst. Entscheidend ist hierbei, daß der Inhalt des zweiten Bytes, hier 0 5, zur eigentlichen Befehlsadresse, hier E 0, addiert werden muß (symbolisiert durch das Summenzeichen Σ), um die gewünschte Adresse zu erhalten. Die Summe $E 0 + 0 5 = E 5$ gibt die Adresse an, deren Inhalt (im Beispiel 2 1) in das Register R2 geladen werden soll. Der Inhalt des zweiten Bytes ist also die Differenz zwischen der gewünschten Adresse und der eigentlichen Programmadresse. Diese Differenz wird auch als **Offset** oder **Displacement** bezeichnet. Wenn, wie in der Praxis häufig üblich, die Daten für ein bestimmtes Programmstück in dessen Nähe gespeichert sind, ist diese Differenz relativ klein und benötigt somit wenig Speicherplatz.

In der Befehlsschreibweise ist diese Adressierungsart durch den Vorsatz Rel gekennzeichnet. In der Praxis hätte man hier ein Sonderzeichen verwendet oder einfach LOAD R2, E 5 geschrieben. Wie später noch näher erläutert wird, ist es Aufgabe des Assemblers, eine entsprechende Umwandlung vorzunehmen.

Wenn ein Programm ausschließlich mit relativer Adressierung geschrieben wird, so kann dieses Programm innerhalb des Speicherbereiches beliebig versetzt werden, d.h., das Programm ist relocatable oder bewegbar. Im Gegensatz zur direkten oder indirekten Adressierung, bei denen bei einer Versetzung die Adressen in den Befehlen geändert werden müssen, kann bei ausschließlich relativer Adressierung das Programm ohne Änderung weiterbenutzt werden. In Mikrorechnern findet diese Adressierungsart hauptsächlich bei Sprungbefehlen Anwendung.

ITT Fachlehrgänge

Bild 4.9.1.1
Prinzip der relativen Adressierung



4. Base-Relative-Adressierung

Diese Adressierungsart ist eine Sonderform der Indexed-Adressierung. Auch hierbei wird die Adresse aus der Summe von 2 Teilen gebildet. Diese beiden Teile sind der Offset und der Inhalt eines Indexregisters, wie z.B. R3 beim hypothetischen Mikrorechner. Das Prinzip zeigt Bild 4.9.3.1.




Bild 4.9.3.1
Prinzip der Base-Relative-
Adressierung

Die Datenadresse E 8 mit dem Inhalt 2 1 ist hierbei die Summe aus Offset (0 5) und Inhalt des Indexregisters (E 3).

Diese Adressierungsart eignet sich besonders gut für Listenverarbeitung.

ITT Fachlehrgänge

5. Pre-Indexed-Adressierung

Diese Adressierungsart ist eine **indirekte Version** der Base-Relative-Adressierung. Der Inhalt des Indexregisters wird zum Offset addiert. Die so entstandene Summe ergibt eine Adresse, mit der die eigentliche Datenadresse spezifiziert werden kann (Bild 4.9.4.1).




Bild 4.9.1
Prinzip der Pre-Indexed-
Adressierung

Zunächst wird aus dem Offset des Befehlswortes (02) und dem Inhalt des Indexregisters (E3) die Summe gebildet (E5). Diese Summe wird quasi als Zwischenadresse benutzt. Der Inhalt der Adresse E5 (E8) ist die eigentliche Datenadresse. Die Daten der Adresse E8 (21) werden über die ALU in das Register R2 geladen.

Die Adressierungsart erscheint zwar etwas kompliziert, hat aber Vorteile beim Arbeiten mit Unterprogrammen. Hierauf werden wir in einem späteren Abschnitt noch näher eingehen.

6. Post-Indexed-Adressierung

Diese Adressierungsart ähnelt sehr der Pre-Indexed-Adressierung. Der Unterschied besteht darin, daß die Summe früher gebildet wird (Bild 4.9.5.1).




Bild 4.9.5.1
Prinzip der Post-Indexed-
Adressierung

Die Anwendung dieser Adressierungsart ist nicht sehr häufig.

ITT Fachlehrgänge

Die hier vorgestellten Adressierungsarten sind Grundformen, die durch Abwandlungen und Kombinationen noch einige andere Möglichkeiten erlauben. Weitere Adressierungsarten, die für das praktische Arbeiten von Bedeutung sind, werden im System 6 im Zusammenhang mit entsprechenden Experimenten behandelt.

7.) Stapelspeicher (Stack)

Das Stack (teilweise auch als Push-Down-Stack bezeichnet) ist eine Speicherart, bei der die Daten wie auf einem Stapel abgelegt werden. Das zuletzt eingeschriebene Wort kann (und muß) als erstes wieder gelesen werden. Von diesem Verhalten leitet sich auch die Bezeichnung LIFO (last in first out) ab.

Als "Hardwarestack" könnte man sich ein Schieberegister vorstellen, bei dem serielle Ein- und Ausgänge am gleichen Ende liegen. Werden alle Einschreibvorgänge z.B. rechtsschiebend durchgeführt, müsste in diesem Fall das Lesen des Stacks linksschiebend erfolgen. Die Reihenfolge der Daten wird dadurch natürlich umgekehrt. Ein "Hardwarestack" ist durch die fest vorgegebene Anzahl der Speicherplätze in seiner Aufnahmefähigkeit begrenzt. Festverdrahtete Stacks werden daher nur eingesetzt, wenn nicht zu große Datenmengen zu speichern sind.

Ein "Softwarestack" ist in seiner Kapazität variabel und kann der jeweiligen Aufgabenstellung angepasst werden. Der Anwender eines Rechners kann durch festlegen der Adressen einen beliebigen RAM-Bereich für ein Stack reservieren.

Die Vorstellung von einem Schieberegister stimmt hier jedoch nichtmehr. Anstelle der im Schieberegister be-


ITT Fachlehrgänge

wegen Daten wird hier lediglich ein "Zeiger", der sogenannte Stackpointer, bewegt. Im System 5 arbeitet das Register R3 als Stackpointer. Die Daten verbleiben auf den ihnen zugewiesenen Stackplätzen.

Zum Betrieb eines Stack müssen Autoincrement- und Autodecrementadressierung verwendet werden. Der Übliche Ablauf vollzieht sich folgendermaßen:

a) Initialisierung des Stackpointers

Die Initialisierung des Stackpointers sollte sinnvoller Weise gleich zu Beginn eines Programms erfolgen. Damit wird festgelegt, in welchem Speicherbereich das Stack gebaut werden darf.



Im nebenstehenden Beispiel wird der Stackpointer (R3) auf B0 initialisiert. Somit stehen die Speicherplätze bis zur Adresse 86 für das Stack zur Verfügung.

Die Initialisierung kann z.B. mit dem Befehl `LOAD R3,# B0` durchgeführt werden.

b) Daten auf das Stack bringen

Im vorhin angenommenen Beispiel soll Register R2 zu einem beliebigen Zeitpunkt den Inhalt 71 haben. Wenn jetzt zum ersten Mal der Inhalt von R2 auf das Stack gebracht werden soll, so löst der Befehl

`STAC @↓R3,R2` folgende Vorgänge aus:

ITT Fachlehrgänge

- der Stackpointer wird von B0 auf AF decrementiert
- der Inhalt von R2 wird in der Adresse AF gespeichert, d.h. in der Adresse (SP)-1

c) Daten vom Stack holen

Am vorhergehenden Ablauf ist zu erkennen, daß das Rückholen von Daten zuerst abgeschlossen sein muß, bevor anschließend der Stackpointer wieder incrementiert wird. Der Befehl

LOAD R2, @R3↑

stellt in folgenden Schritten den ursprünglichen Zustand wieder her:

- der Inhalt der im Stackpointer stehenden Adresse wird nach R2 gebracht
- der Stackpointer wird incrementiert

ITT Fachlehrgänge

8.) Unterprogramme - Subroutines


Als Unterprogramme werden Programmstücke bezeichnet, die

- Teilaufgaben eines Programmes erfüllen
- nur beim Auftreten bestimmter Bedingungen bearbeitet werden
- mehrfach innerhalb eines Hauptprogrammes verwendet werden

Das Arbeiten mit Unterprogrammen erleichtert die Programmgestaltung wesentlich. Lösungen von Detailaufgaben müssen nicht in das relativ grobe Ablaufschema eines vorläufigen Flußdiagramms mit eingebaut werden, sondern können zunächst als "black box" erscheinen. Dadurch wird auch die Übersicht über kompliziertere Programme erleichtert.

Die Problematik beim Einsatz von Unterprogrammen liegt, wenn nur JUMP-Befehle verwendet werden könnten, im Auffinden der Rücksprungziele (Rücksprungadressen) im Hauptprogramm.

Im nachfolgenden Beispiel wird das Unterprogramm mit der Anfangsadresse 80 zweimal aufgerufen. Die Rücksprungziele beider Anrufe müssen verschieden sein. Um automatisch an die richtige Stelle im Hauptprogramm zurückkehren zu können, werden Unterprogramme mit CALL-Befehlen angerufen. (CALL = rufen)



ITT Fachlehrgänge

Ein CALL-Befehl löst folgende Wirkungen aus:

- 1.) das Rücksprungziel wird im Stack gespeichert.
Adressierungsart ist $\varpi \downarrow R3$.
- 2.) die Anfangsadresse des Unterprogramms wird in den Befehlszähler gebracht.

zu 1.)

Mit den im System 5 möglichen Adressierungsarten sind CALL-Befehle als 1- oder 2-Byte-Befehle ausführbar. Für den CALL-Befehl, der im vorangegangenen Beispiel in Adresse 2C steht, ergeben sich somit folgende drei Möglichkeiten:

1.) direkt adressiert

| Adresse | Inhalt | ;Kommentar |
|---------|-----------------|------------|
| 2C | CALL | |
| 2D | 80 | |
| 2E | nächster Befehl | |

2.) indirekt adressiert

| Adresse | Inhalt | ;Kommentar |
|---------|-----------------|------------|
| 2C | CALL ϖ | |
| 2D | 75 | |
| 2E | nächster Befehl | |

3.) registerindirekt adressiert

| Adresse | Inhalt | ;Kommentar |
|---------|------------------|------------|
| 2C | CALL $\varpi R2$ | |
| 2D | nächster Befehl | |

ITT Fachlehrgänge

Um am Ende eines Unterprogramms das Rücksprungziel wiederzufinden, wird mit dem Befehl

JUMP @R3↑ = Rücksprungbefehl aus Unterprogramm

die auf dem Stack abgespeicherte Rücksprungadresse in den Programmzähler gebracht.

ITT Fachlehrgänge

Programmbeispiel: Register-Indirekte Adressierung

Das folgende Programm hat keinen praktischen Hintergrund. Es soll lediglich an einigen Beispielen die Wirkungsweise von register-indirekt-adressierten Befehlen gezeigt werden.

Programm:

| Adresse | Inhalt | Befehl | Display-Selector-Einstellung |
|---------|--------|--------|------------------------------|
| 20 | 83 | | |
| 21 | 9E | | |
| 22 | 20 | | |
| 23 | 7C | | |
| 24 | 7C | | |
| 25 | 7C | | |
| 26 | 7C | | |
| 27 | A3 | | |
| 28 | 02 | | |
| 29 | 81 | | |
| 2A | 55 | | |
| 2B | 71 | | |
| 2C | 00 | | |

Nach der Bearbeitung des Befehls in Adresse 26 sind folgende Speicherplätze gelöscht:

Nach dem Befehl in Adresse 27 steht der Stackpointer auf:

Nach dem Befehl in Adresse 2B erscheint der in Register R1 geladene Wert im Speicherplatz:

ITT Fachlehrgänge


Programmbeispiel: Koordinatenspeicher

Eine Maschinensteuerung soll in einer 10x10-Matrix eine fast beliebige Anzahl von Koordinaten anfahren können. Die Koordinaten werden in der umgekehrten Reihenfolge der Eingabe angefahren. Die Ausgabe der gespeicherten Werte muß also ebenfalls in umgekehrter Reihenfolge stattfinden.

Das Ende der Dateneingabe wird durch EE (=Eingabe-Ende) signalisiert.

Das Ende der Datenausgabe wird durch AF (=alles fertig) signalisiert.


Zum Ein- und Ausgeben der Koordinaten muß der Examineschalter je Koordinate einmal getaktet werden.



ITT Fachlehrgänge


Programmbeispiel: Argumentübergabe an Unterprogramme

In diesem Beispiel sollen an eine Zeitschleife zwei verschiedene Argumente übergeben werden, um so einen Multivibrator mit programmierbarem Tastverhältnis realisieren zu können.



ITT Fachlehrgänge

Programmbeispiel: Ampelsteuerung



Die Ampelanlage einer Fabrikausfahrt mit Fußgängerüberweg soll durch ein Programm gesteuert werden. Als Geber, deren Signale verarbeitet werden müssen, sind Tasten an den Fußgängerampeln und eine Induktionsschleife in der Fabrikausfahrt vorhanden.

Das Programm soll folgende Bedingungen erfüllen:

1. Grün der Hauptstraße mindestens 30 sec.
2. Gelb " " 3 sec.
3. Alle rot 3 sec.
4. Rot/gelb der Ausfahrt 2 sec.
Gleichzeitig Grün für die Fußgänger.
5. Grün für Ausfahrt und Fußgänger 5 sec.
6. Grün nur für die Ausfahrt 5 sec.
7. Gelb " " " 3 sec.
8. Alle rot 4 sec.
9. Rot/gelb für die Hauptstraße 2 sec.

Diese neun Punkte stellen einen Durchlauf durch das Steuerprogramm dar.

ITT Fachlehrgänge


Ein Durchlauf darf frühestens nach dem Ende der 30 sec Grün für die Hauptstraße gestartet werden können.

Gestartet wird durch:


- a) einen gespeicherten Tastendruck der Fußgänger, der während eines Durchlaufs erfolgte.
- b) einen Tastendruck der Fußgänger nach Ende der 30 sec Grün für die Hauptstraße.
- c) ein Signal beim Auffahren auf die Induktionsschleife.

Eine weitere Forderung ist die Verlängerung der Grünphase Fabrikausfahrt von zweimal 10 sec. Die Verlängerung wird eingeleitet, wenn am Ende der Ersten oder Zweiten 10 sec Grün die Induktionsschleife noch besetzt ist. Für die Fabrikausfahrt können also maximal 30 sec Grün zustande kommen.


ITT Fachlehrgänge



ITT Fachlehrgänge



ITT Fachlehrgänge



ITT Fachlehrgänge

| LABEL | Adresse | Inhalt | Befehl | ; Kommentar |
|--------|---------|--------|-------------|-------------|
| | 2 0 | 8 3 | LOAD R3,#A8 | |
| | 1 | A 8 | | |
| | 2 | 2 A | SUBR R2,R2 | |
| | 3 | 7 6 | STAC A1,R2 | |
| | 4 | A 1 | | |
| ANF: | 2 5 | 8 2 | LOAD R2,#1E | |
| | 6 | 1 E | | |
| | 7 | 8 0 | LOAD R0,#85 | |
| | 8 | 8 5 | | |
| | 9 | F 0 | CALL 80 | |
| | A | 8 0 | | |
| | B | 8 5 | LOAD R1,A1 | |
| | C | A 1 | | |
| | D | D 1 | ANDM R1,#03 | |
| | E | 0 3 | | |
| | F | E 1 | JMPZ STOP | |
| | 3 0 | 3 3 | | |
| | 1 | E 0 | JUMP START | |
| | 2 | 3 9 | | |
| STOP: | 3 3 | 8 5 | LOAD R1,FF | |
| | 4 | F F | | |
| | 5 | D 1 | ANDM R1,#07 | |
| | 6 | 0 7 | | |
| | 7 | E 1 | JMPZ STOP | |
| | 8 | 3 3 | | |
| START: | 3 9 | 8 2 | LOAD R2,#03 | |
| | A | 0 3 | | |
| | B | 8 0 | LOAD R0,#45 | |
| | C | 4 5 | | |
| | D | F 0 | CALL 80 | |
| | E | 8 0 | | |
| | F | 8 2 | LOAD R2,#03 | |
| | 4 0 | 0 3 | | |
| | 1 | 8 0 | LOAD R0,#25 | |
| | 2 | 2 5 | | |
| | 3 | F 0 | CALL 80 | |
| | 4 | 8 0 | | |
| | 5 | 8 2 | LOAD R2,#02 | |
| | 6 | 0 2 | | |
| | 7 | 8 0 | LOAD R0,#2E | |
| | 8 | 2 E | | |
| | 9 | F 0 | CALL 80 | |
| | A | 8 0 | | |

ITT Fachlehrgänge

NAME: BLATT: ...2....

PROGRAMM: ...*Ampelsteuerung*.....

| LABEL | Adresse | Inhalt | Befehl | ; Kommentar |
|-------|---------|--------|--------------|-------------|
| | 4 B | 8 2 | LOAD R2,# 05 | |
| | | C 0 5 | | |
| | | D 8 0 | LOAD R0,# 32 | |
| | | E 3 2 | | |
| | | F F 0 | CALL 80 | |
| | 5 0 | 8 0 | | |
| | | 1 8 2 | LOAD R2,# 05 | |
| | | 2 0 5 | | |
| | | 3 8 0 | LOAD R0,# 31 | |
| | | 4 3 1 | | |
| | | 5 F 0 | CALL 80 | |
| | | 6 8 0 | | |
| | | 7 8 5 | LOAD R1,FF | |
| | | 8 F F | | |
| | | 9 D 1 | ANDM R1,# 04 | |
| | | A 0 4 | | |
| | | B E 1 | JMPZ ENDE | |
| | | C 6 B | | |
| | | D 8 2 | LOAD R2,# 0A | |
| | | E 0 A | | |
| | | F F 0 | CALL 80 | |
| | 6 0 | 8 0 | | |
| | | 1 8 5 | LOAD R1,FF | |
| | | 2 F F | | |
| | | 3 D 1 | ANDM R1,# 04 | |
| | | 4 0 4 | | |
| | | 5 E 1 | JMPZ ENDE | |
| | | 6 6 B | | |
| | | 7 8 2 | LOAD R2,# 0A | |
| | | 8 0 A | | |
| | | 9 F 0 | CALL 80 | |
| | | A 8 0 | | |
| ENDE: | 6 B | 8 2 | LOAD R2,# 03 | |
| | | C 0 3 | | |
| | | D 8 0 | LOAD R0,# 29 | |
| | | E 2 9 | | |
| | | F F 0 | CALL 80 | |
| | 7 0 | 8 0 | | |
| | | 1 8 2 | LOAD R2,# 04 | |
| | | 2 0 4 | | |
| | | 3 8 0 | LOAD R0,# 25 | |
| | | 4 2 5 | | |
| | | 5 F 0 | CALL 80 | |
| | | 6 8 0 | | |

ITT Fachlehrgänge

MP-System 8080 (System 6)

Hardware System 6

Im System 6 wird als Beispiel eines realen Mikrorechners der Typ 8080 behandelt. Anhand des nachfolgenden Blockschaltbildes und der Gegenüberstellung sollen zunächst die Hardwareeigenschaften des Systems behandelt werden. Dabei sind die Möglichkeiten des 8080 und die im System 6 verfügbare Ausbaustufe nebeneinander aufgeführt.

| <u>MP 8080</u> | | <u>System 6</u> |
|---------------------------|--------------------|--|
| | 8 bit Datenbus | |
| | | |
| | 16 bit Adressbus | |
| | | |
| 64 k Adressen = 65 536 | | 1 k ROM 0000 03FF 1/4 k RAM 0400 04FF |
| | 8 bit I/O-Adressen | |
| 256 x IN 256 x OUT | | 3 x I-Port (A- B- C-Schalter) 2 x O-Port (R- L-Lampen) isolierte Adressierung je bit ein Port, somit 8 Möglichkeiten |
| | | Adresszuordnung B-Schalter = 01 A-Schalter = 02 C-Schalter = 04 rechte Lampen = 01 linke Lampen = 02 |

Der Steuerbus des Systems wird soweit notwendig noch eingehender erklärt.

ITT Fachlehrgänge

Die in der CPU enthaltenen Funktionsblöcke sind für den 8080 und das System 6 identisch, da der Anwender auf diese Konfiguration keinen Einfluß hat.

Registersatz:

6 allgemeine Register mit 8 bit
paarweise als 16 bit Register verwendbar
1 Akkumulator

Flags:

N, Z, C wie bisher
P = parity = Parität
H = half carry = Übertrag in Wortmitte
(AC = auxilliary carry)

sonstiges:

PC = program counter = Befehlszähler
SP = stack pointer

Die fünf Flags sind nichtmehr in einzelnen Flipflops gespeichert, sondern werden in einem Flag-Register zusammengefasst. Die Anordnung der Flags in diesem Register ist der folgenden Abbildung zu entnehmen.

Der Akkumulator und das Flagregister können bei bestimmten Befehlen zu einem 16 bit-Wort, dem


PSW = program status word,
zusammengefasst werden.

ITT Fachlehrgänge


Eine zusammenfassende Darstellung der Eigenschaften der ALU des 8080 soll erst dann gegeben werden, wenn alle Befehlsarten behandelt wurden.

Die Blockschaltung des Systems enthält aus Platzgründen kein Steuerwerk. Hier soll der Hinweis genügen, daß

- das Steuerwerk Zugriff zu allen vorhandenen Funktionsblöcken haben muß.
- das Steuerwerk den kompliziertesten Teil der Hardware darstellt.



Die Register und Flags des MP 8080




ITT Fachlehrgänge

Betriebsprogramm (Monitor) des System 6

Ein Rechner kann ohne die Softwareunterstützung eines Betriebsprogrammes nicht funktionieren. In diesem Programmpaket wird die Steuerung Koordination und Überwachung von Programmabläufen durchgeführt. Außerdem sind Funktionen wie Ein/Ausgabe-Steuerung oder Datenverwaltung enthalten. Im Folgenden sollen die Monitorfunktionen im System 6 näher erläutert werden.

Display-Funktion

Um bei einem Programmlauf zu Kontrollzwecken Zugriff auf die in der CPU vorhandenen Daten zu haben, wird in festgelegten RAM-Adressen ein Display-Stack aufgebaut. Das nachfolgende Schema soll die verschiedenen möglichen Adressierungsarten für dieses Stack verdeutlichen. Die Zuordnung der Stack-Plätze zu den Registern, dem Akkumulator und den Flags ist der kleinen blauen Karte mit den Display-Codes zu entnehmen. Der Stand des echten Programmzählers wird ebenfalls in das Stack gebracht.



ITT Fachlehrgänge

RUN- und SINGLE-STEP-Funktion

RUN

Beim hochschieben des RUN-Schalters startet das Programm mit der Adresse 0400. Ein vorhergehendes Load Adr. hat dabei keine Wirkung, d.h. es ist im System 6 nicht möglich Programme bei beliebigen Adressen zu starten.

SINGLE STEP bzw. Halt am Breakpoint (HLT am BP)

Im Unterschied zum System 5 können Daten im System 6 nur dann dargestellt werden,

- wenn der Rechner im Monitorprogramm läuft oder
- durch Datenausgabebefehle eine Anzeige ermöglicht wird.

Durch den Programmstart mit RUN wird die Monitorfunktion zunächst ausgeschaltet. Ein erneutes abarbeiten des Monitors kann ausgelöst werden durch

- das Betätigen der RESET-Taste. Der RUN-Schalter muß dabei auf "0" stehen, da sonst beim Loslassen der RESET-Taste das Programm sofort wieder starten würde.
- den Befehl Monitoranruf = D7. Auf die genaue Bedeutung und Wirkung dieses Befehls wird später eingegangen.

Der Monitoranruf löst ein einmaliges bearbeiten des Monitorprogramms aus, und bringt somit die zum Zeitpunkt seines Auftretens vorhandenen Daten aus der CPU in das Display-Stack. Der Programmablauf wird durch einen Monitoranruf nicht gestört. Eine SINGLE-STEP-ähnliche Funktion wird erreicht, wenn der Schalter $C_4 = \text{HLT am BP}$ auf "1" steht. Der Rechner arbeitet das Programm dann bis zu einem Monitoranruf ab und bleibt nach einem solchen Anruf im Monitor. Durch Weitertakten mit dem RUN-Schalter kann eine Programm-bearbeitung bis zum nächsten Monitoranruf ausgelöst werden. Im Extremfall müsste also nach jedem Befehl ein Monitoranruf folgen, wenn eine dem SINGLE-STEP entsprechende Arbeitsweise erreicht werden soll.

ITT Fachlehrgänge

LOAD ADR.- ,DEPOSIT- und EXAMINE-Funktion

Das RAM im System 6 liegt im Adressbereich 0400 bis 04FF. Mit den A-Schaltern wird bei LOAD ADR. nur die niederwertige Hälfte der tatsächlichen (absoluten) Adresse eingegeben. Der höherwertige Teil, der immer 04 sein muß, wird durch das Monitorprogramm selbständig hinzugefügt. Das bedeutet einerseits eine Erleichterung der Adresseingabe, verhindert jedoch das Verlassen des vorgegebenen RAM-Bereiches. So können z.B. die ROM-Inhalte nicht mit EXAMINE kontrolliert werden.

In der Anzeige erscheint beim Benutzen einer der Funktionen jetzt nur noch die niederwertige Hälfte der Adresse. Ansonsten erfolgt die Bedienung wie im System 5.

ITT Fachlehrgänge

Programmbeispiel: 8 bit-Zähler mit Monitoranruf

Das folgende Programm soll Arbeitsweise und Arbeitsgeschwindigkeit des Monitors demonstrieren. Dazu werden folgende Befehle benutzt:

INR = increment register (ddd) + 1 → ddd

Format:

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 0 | 0 | d | d | d | 1 | 0 | 0 |
|---|---|---|---|---|---|---|---|

Als Destination = ddd kann eines der sechs Register oder der Akkumulator gesetzt werden. Mit dem Code 110 = M(Memory) ist auch das Incrementieren von Speicherplätzen möglich.

Registercodes:

| | | |
|-----|---|----------------|
| 000 | = | B |
| 001 | = | C |
| 010 | = | D |
| 011 | = | E |
| 100 | = | H |
| 101 | = | L |
| 110 | = | M(Memory) |
| 111 | = | A(Akkumulator) |

Als Adressierungsart liegt bei diesem Befehl Registeradressierung vor. Nur beim Code 110 wird Register-Indirekt adressiert. Adressregister ist das Registerpaar HL.

D7 = Monitoranruf

JMP = jump unconditionally (2.Byte) → PC low
(3.Byte) → PC high

Format:

| | | | | | | | |
|--------------------|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| niederwertige Adr. | | | | | | | |
| höherwertige Adr. | | | | | | | |

1. Byte
2. "
3. "

Für die Jump- und Call-Befehle ist beim 8080 nur direkte Adressierung möglich.

ITT Fachlehrgänge

Programm:

| Adresse | Inhalt | Befehl | ;Kommentar |
|---------|--------|--------|------------|
| 0400 | 3C | | |
| 0401 | D7 | | |
| 0402 | C3 | | |
| 0403 | 00 | | |
| 0404 | 04 | | |

Ungefähre Arbeitsgeschwindigkeit des Monitors:

Programmzählerstand bei HLT am BP:

Verhalten des Programms wenn der Monitoranruf in Adresse 0401 durch den Befehl 00 $\hat{=}$ NOP ersetzt wird:

ITT Fachlehrgänge

Programmbeispiel: 16 bit-Zähler ohne Monitoranruf

Zum Arbeiten mit 16 bit-Registern stehen im System 6 einige Befehle zur Verfügung bei denen oft ein X in der Mnemonic enthalten ist. Dieses X kann meist als "Register-Paar" gelesen werden.

Zur Realisierung dieses Programmbeispiels müssen folgende neuen Befehle verwendet werden:

INX = increment registerpair (rr) + 1 → rr

Format:

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 0 | 0 | r | r | 0 | 0 | 1 | 1 |
|---|---|---|---|---|---|---|---|

Als Registerpaar = rr können BC , DE , HL oder der Stackpointer gesetzt werden. Alle Flags bleiben unbeeinflusst!

Registerpaarcodes: 00 = B
 01 = D
 10 = H
 11 = SP

Die gleichen Aussagen gelten auch für DCX = decrement reg.pair.

MOV = move (sss) → ddd

Format:

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 0 | 1 | d | d | d | s | s | s |
|---|---|---|---|---|---|---|---|

Als Source oder Destination darf auch M(=Memory) gesetzt werden, d.h. ein über HL adressierter Speicherplatz. Wenn für Source und Destination der Code 110 gesetzt wird, entsteht der OP-Code des HLT-Befehls(76).

OUT = output = Ausgabebefehl (A) → (2.Byte)

Format:

| | | | | | | | |
|------------------------|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
| O-Port-Adresse (8 bit) | | | | | | | |

1.Byte
2.Byte

Datenausgaben können nur über den Akkumulator erfolgen.

ITT Fachlehrgänge

Programm:

| Adresse | Inhalt | Befehl | ;Kommentar | Zyklen |
|---------|--------|--------|------------|--------|
| 0400 | 03 | | | |
| 0401 | 78 | | | |
| 0402 | D3 | | | |
| 0403 | 02 | | | |
| 0404 | 79 | | | |
| 0405 | D3 | | | |
| 0406 | 01 | | | |
| 0407 | C3 | | | |
| 0408 | 00 | | | |
| 0409 | 04 | | | |

Die Zyklusdauer im System 6 errechnet sich folgendermaßen:

Quarzfrequenz = 8,89 MHz

Taktfrequenz = 0,987 MHz (Teilung 9:1 im clock generator)

Zyklusdauer = 1,012 μ s

Für unsere Berechnungen wird 1 μ s als Zyklusdauer angenommen.

Die Anzahl der benötigten Taktzyklen zur Bearbeitung eines Befehls kann der Befehlsliste im Anhang entnommen werden.


ITT Fachlehrgänge

Programmbeispiel: Zähler mit Stoppschalter

Der im vorhergehenden Beispiel entworfene Zähler soll so erweitert werden, daß er durch einen Schalter angehalten werden kann. Als Schalter soll C_1 verwendet werden.

$C_1 = 0$ Zähler läuft

$C_1 = 1$ Zähler steht



Zur Erweiterung des Programms durch die Schalterabfrage, Maskierung und Verzweigung werden folgende neuen Befehle benötigt:

IN = input = Einlesebefehl ((2.Byte)) → A

Format:

| | | | | | | | |
|------------------------|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| I-Port-Adresse (8 bit) | | | | | | | |

1.Byte
2.Byte

Dateneinlesen kann nur über den Akkumulator erfolgen.

ITT Fachlehrgänge

ANI = AND immediate

$(A) \wedge (2.\text{Byte}) \longrightarrow A$

Format:

| | | | | | | | |
|-------------------|---|---|---|---|---|---|---|
| 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| Datenwort (8 bit) | | | | | | | |

1.Byte

2.Byte

Alle immediate adressierten Arithmetik- und Logik-Befehle benutzen den Akkumulator als Operand und Destination.

J.. = jump conditionally = bedingter Sprung

(2.Byte)

PC low

(3.Byte)

PC high

Format:

| | | | | | | | |
|-----------------------|---|---|---|---|---|---|---|
| 1 | 1 | b | b | b | 0 | 1 | 0 |
| niederwertige Adresse | | | | | | | |
| höherwertige Adresse | | | | | | | |

1.Byte

2. "

3. "

Als Branch-Condition = bbb (= Verzweigungsbedingung) kann einer der folgenden Branch-Condition-Codes gesetzt werden.

Branch-Codes:

| | | | | |
|-----|---|-----|---|------------------|
| 000 | = | JNZ | = | jump if not zero |
| 001 | = | JZ | = | " zero |
| 010 | = | JNC | = | " no carry |
| 011 | = | JC | = | " carry |
| 100 | = | JPO | = | " parity odd |
| 101 | = | JPE | = | " parity even |
| 110 | = | JP | = | " plus |
| 111 | = | JM | = | " minus |

Nur direkte Adressierung möglich!

ITT Fachlehrgänge

Programm:

| Adresse | Inhalt | Befehl | ;Kommentar |
|---------|--------|---------|------------|
| 0400 | 03 | INX B | |
| 0401 | 78 | MOV A,B | |
| 0402 | D3 | OUT 02 | |
| 0403 | 02 | | |
| 0404 | 79 | MOV A,C | |
| 0405 | D3 | OUT 01 | |
| 0406 | 01 | | |
| 0407 | DB | | |
| 0408 | 04 | | |
| 0409 | E6 | | |
| 040A | 02 | | |
| 040B | C2 | | |
| 040C | 07 | | |
| 040D | 04 | | |
| 040E | C3 | | |
| 040F | 00 | | |
| 0410 | 04 | | |

ITT Fachlehrgänge

Zusammenfassung der 1 Byte-Datentransferbefehle

Die nachfolgende Darstellung zeigt die möglichen 1 Byte-Datentransferwege für den MP 8080. Unterteilt nach den Adressierungsarten ergeben sich somit die Befehle:

1. Registeradressierung

MOV __,__ = move to register from register

2. Immediate Adressierung

a) Destination: M = memory

MVI M,data = move to memory immediate

b) Destination: Register

MVI __,data = move to register immediate

3. Direkte Adressierung

Nur zum und vom Akkumulator möglich!

a) Destination: M = memory

STA = store accu direct

b) Destination: Akku

LDA = load accu direct

c) I/O-Transfers:

Für die Befehle IN und OUT wird im 2. Byte die 8-bit-Adresse des I/O-Port angegeben, mit dem der Akkumulator arbeiten soll.

ITT Fachlehrgänge

4. Registerindirekte Adressierung

a) Destination: M = memory

MOV M, _

STAX = store accu indirect

b) Destination: Register

MOV _,M


LDAX = load accu indirect

Die Programmiertafel 1 enthält die Befehle MOV und MVI für alle möglichen Source- und Destinationfälle.

1

| | | SOURCE | | | | | | | | |
|-------------|----------------|--------|----|----|----|----|----|------|----------------|--------|
| | | MOV | | | | | | | | MVI # |
| | | B | C | D | E | H | L | Accu | Memory @ HL | 2.Byte |
| DESTINATION | Register B | 40 | 41 | 42 | 43 | 44 | 45 | 47 | 46 | 06 |
| | " C | 48 | 49 | 4A | 4B | 4C | 4D | 4F | 4E | 0E |
| | " D | 50 | 51 | 52 | 53 | 54 | 55 | 57 | 56 | 16 |
| | " E | 58 | 59 | 5A | 5B | 5C | 5D | 5F | 5E | 1E |
| | " H | 60 | 61 | 62 | 63 | 64 | 65 | 67 | 66 | 26 |
| | " L | 68 | 69 | 6A | 6B | 6C | 6D | 6F | 6E | 2E |
| | Accu | 78 | 79 | 7A | 7B | 7C | 7D | 7F | 7E | 3E |
| | Memory @ HL | 70 | 71 | 72 | 73 | 74 | 75 | 77 | HLT | 36 |

1 Byte Datentransfer



ITT Fachlehrgänge

Page-relative Adressierung

Zur besseren Überschaubarkeit und zur Vereinfachung der Adressierung können Speicher in sogenannte Pages (Page = Seite) unterteilt werden. Die Adresswortlänge wird dabei reduziert, da nur noch der niederwertige Teil der Adresse angegeben werden muß. Die Adressierung im Monitor für die Funktionen LOAD ADR., EXAMINE und DEPOSIT arbeitet auf eine ähnliche Art und Weise.

Das im System 6 verfügbare RAM liegt im Adressbereich 0400 bis 04FF, d.h. in Page 04. Die bereits erwähnte RAM-relative Adressierung entspricht also einer Page-relativen Adressierung für nur eine Page.

Die Größe einer Page ist $1/4 K = 256$ Byte. Für den 8080 würde also die Adresswortlänge bei Page-relativer Adressierung auf die Hälfte reduziert. Lediglich beim Wechseln zu anderen Pages müssten neue Befehle diesen Wechsel veranlassen.

| <i>Page- adresse</i> | <i>absolute Adresse</i> | <i>Pagerelative Adresse</i> |
|--------------------------|-----------------------------|---------------------------------|
| 04 { | 04FF | FF |
| | 0400 03FF | 00 FF |
| 03 { | 0300 02FF | 00 FF |
| | 0200 01FF | 00 FF |
| 01 { | 0100 00FF | 00 FF |
| | 0000 | 00 |

ITT Fachlehrgänge

Programmbeispiel: Minimonitor

Der Monitor im System 6 erlaubt nur den Zugriff zu den Speicherplätzen im RAM. Das nachfolgende Programm soll eine EXAMINE-Funktion für alle Adressen des 8080-Adressbereichs ermöglichen.

Funktionen:

1.) LOAD ADR. = high


Die in den A-Schaltern stehende Zahl wird als High-Adresse (Page) gelesen und in den rechten Lampen angezeigt. Eine Änderung der Page ist solange möglich, wie der LOAD ADR.-Schalter in High-Stellung bleibt.

2.) LOAD ADR. = low


Die in den A-Schaltern stehende Zahl wird als Low-Adresse (Page-relativ) gelesen. Der Inhalt der zusammengesetzten Adresse wird in den linken Lampen angezeigt.

Für die Hexadezimal-Displays ergibt sich damit folgende Zuordnung:


Inhalt der angewählten Adresse



Pageadresse



Pagerelative Adresse



ITT Fachlehrgänge

Programmbeispiel: Minimonitor

Flußdiagramm:

ITT Fachlehrgänge

Programmbeispiel: Minimonitor

Mit dem Minimonitor sollen die Inhalte folgender Speicherplätze im ROM ermittelt werden:

| Adresse | Inhalt | Befehl |
|---------|--------|--------|
| 0000 | | |
| 0001 | | |
| 0002 | | |
| 0003 | | |
| 0004 | | |
| 0005 | | |
| 0006 | | |
| 0007 | | |
| 0008 | | |
| 0009 | | |
| 000A | | |
| 0038 | | |
| 0039 | | |
| 003A | | |


ITT Fachlehrgänge

RST-Befehle (Restart-Befehle)

Die RST-Befehle sind von ihrer Funktion her CALL-Befehle, können jedoch nur acht verschiedene Zieladressen ansprechen. Ein Vorteil liegt darin, daß nur 1 Byte für das Abspeichern des Befehls benötigt wird. Im Vergleich mit dem CALL-Befehl entfallen dadurch zwei Speicherzugriffe im Instruction-Fetch (Befehl holen). Der RST-Befehl benötigt 11 Taktperioden, während ein CALL-Befehl in 17 Taktperioden ausgeführt wird.

RST = restart

Format:



(PCH) → (SP)-1

(PCL) → (SP)-2

oo → PCH

aaa x 8 → PCL

Für aaa können Werte von 000 bis 111 gesetzt werden. Damit ergeben sich folgende Zieladressen für die acht RST-Befehle:

| Befehl | Hexcode | Zieladresse |
|--------|---------|-------------|
| RST 0 | C7 | 0000 |
| RST 1 | CF | 0008 |
| RST 2 | D7 | 0010 |
| RST 3 | DF | 0018 |
| RST 4 | E7 | 0020 |
| RST 5 | EF | 0028 |
| RST 6 | F7 | 0030 |
| RST 7 | FF | 0038 |

Alle angegebenen Zieladressen liegen im ROM-Bereich. Um die Befehle RST 1 und RST 7 für eigene Programme verwenden zu können, sind in den entsprechenden Zieladressen JUMP-Befehle zu den RAM-Adressen 0408 und 0410 untergebracht. Alle anderen RST-Befehle sind im Monitorprogramm verwendet.

Der Befehl RST 2 (Hexcode D7) nimmt als Monitoranruf eine Sonderstellung ein.

ITT Fachlehrgänge

Interrupt-Signale und -Befehle

Interrupts sind Programmunterbrechungen die durch Signale (Hardware) ausgelöst werden. Ein Interrupt, d.h. die Unterbrechung eines Hauptprogrammes, löst in der Regel die Bearbeitung eines Unterprogrammes (interrupt service routine) aus. Das Interruptprogramm kann entweder im Programmspeicher des Prozessors gespeichert sein oder von dem Peripheriegerät geliefert werden, das den Interrupt ausgelöst hat.

Nach einem akzeptierten Interrupt leitet der Prozessor einen instruction fetch (Befehl holen) ein. Dabei wird der Befehl jedoch nicht aus dem Speicher geholt, sondern der aktuelle Zustand des Datenbus wird als Befehl interpretiert. Das bedeutet, daß der erste Befehl nach einem Interrupt immer von der Hardware geliefert werden muß.

Dieser erste Befehl sollte zweckmäßigerweise ein RST- oder CALL-Befehl sein, damit die Zieladresse für den Rücksprung in das Hauptprogramm gespeichert wird.

Um die Behandlung von Interrupts zu vereinfachen, liefert der System-Controller-Baustein 8228 nach einem akzeptierten Interrupt automatisch einen RST 7 Befehl. In der Zieladresse dieses RESTART-Befehls ist ein Sprungbefehl (JMP 0410) in den Adressbereich des RAM gespeichert. Ein bei der Adresse 0410 beginnendes Unterprogramm kann also durch einen Interrupt gestartet werden.

ITT Fachlehrgänge

Signale und Befehle

INTE = interrupt enable

Dieses Signal zeigt an, ob der Prozessor Interrupts akzeptiert (INTE = high) oder nicht.

DI = disable interrupt

Der Befehl DI setzt INTE = "0". Das Gleiche geschieht bei RESET oder beim Akzeptieren eines Interrupt.

EI = enable interrupt

Der Befehl EI muß in einem Programm enthalten sein, um nach dem Einschalten des Gerätes oder RESET Interrupts zuzulassen. Sollen nach einem Interrupt neue Unterbrechungen zugelassen werden, muß ebenfalls der Befehl EI erscheinen.

INT = interrupt

Dieser Eingang muß high sein, um dem Prozessor anzuzeigen, daß ein externes Gerät einen Interrupt anfordert.

$\overline{\text{INTA}}$ = interrupt acknowledge

Mit diesem Signal quittiert der Prozessor einen akzeptierten Interrupt.

Die hier aufgeführten Signale und Befehle beziehen sich auf den 8080 direkt. Die Verhältnisse im Lehrsystem sollen anhand des folgenden Schaltbildes gezeigt und erläutert werden.


ITT Fachlehrgänge

Der INT-Eingang der CPU (pin 14) wird durch den vorgeschalteten Inverter ständig auf "0" gehalten.

Der INT-Eingang des Systems muß also "0" sein, um einen Interrupt auszulösen.

Der INTE-Ausgang liefert bei freigegebenem Interrupt ein High-Signal von ca. 3,5 V und ein Fan out von 1 1/4 LE (ca. 2 mA).

Der INTA-Ausgang quittiert eine akzeptierte Interruptanforderung mit einem Low-Signal. Wird der INTA-Ausgang jedoch über 1 kOhm an + 12 V gelegt, erzeugt der System-Controller einen RST 7 -Befehl. Das System kennt somit nur eine Zieladresse (Vektor) für Interrupt.



ITT Fachlehrgänge

Zusammenfassung der Arithmetik/logik-Befehle

Alle Arithmetik- und Logik-Befehle benutzen den Akkumulator als Operanden und gleichzeitig als Destination für das Ergebnis. (Ausgenommen davon sind nur die Vergleichsbefehle.)

Somit gilt:

$$(A) \left\{ \begin{array}{c} + \\ \wedge \\ \vee \\ \neq \end{array} \right\} (sss) \longrightarrow A$$

Für sss = Source können alle Register (einschließlich des Akkumulators selbst) oder ein Speicherplatz stehen.

Unterteilt nach Adressierungsarten ergeben sich folgende Möglichkeiten:

1.) Immediate Adressierung

$$(A) \left\{ \begin{array}{c} + \\ \wedge \\ \vee \\ \neq \end{array} \right\} (2.Byte) \longrightarrow A$$

ADI = add immediate

SUI = subtract immediate

ANI = AND immediate

ORI = OR immediate

XRI = Exclusive-OR immediate

Bei den Arithmetik-Befehlen besteht außerdem noch die Möglichkeit ein zuvor entstandenes Carry-Flag (bzw. eine Entlehnung) zu berücksichtigen.


ACI = add with carry immediate

SBI = subtract with borrow immediate

ITT Fachlehrgänge

Programmierschaltel und Funktionschaltung Arithmetik/Logik

| | | SOURCE | | | | | | | |
|----------|----------|--------|----|----|----|----|----|----|----|
| | | B | C | D | E | H | L | M | A |
| ADI = C6 | ADD = 8_ | | | | | | | | |
| SUI = D6 | SUB = 9_ | -0 | -1 | -2 | -3 | -4 | -5 | -6 | -7 |
| ANI = E6 | ANA = A_ | | | | | | | | |
| ORI = F6 | ORA = B_ | | | | | | | | |
| ACI = CE | ADC = 8_ | | | | | | | | |
| SBI = DE | SBB = 9_ | -8 | -9 | -A | -B | -C | -D | -E | -F |
| XRI = EE | XRA = A_ | | | | | | | | |
| CPI = FE | CMP = B_ | | | | | | | | |
| | INR | 04 | 0C | 14 | 1C | 24 | 2C | 34 | 3C |
| | DCR | 05 | 0D | 15 | 1D | 25 | 2D | 35 | 3D |



ITT Fachlehrgänge

4. Registerindirekte Adressierung

Im 8080 kann nur der Stack-Pointer für Registerindirekte Adressierung benutzt werden.

PUSH = push register pair onto stack

(höherwertiges Register) \longrightarrow (SP)-1

(niederwertiges Register) \longrightarrow (SP)-2

POP = pop off stack to register pair

((SP)+1) \longrightarrow höherwertiges Register


((SP)) \longrightarrow niederwertiges Register

Für die PUSH- und POP-Befehle gilt:

Registerpaarcode = 11 $\hat{=}$ PSW (program status word)

Die Darstellung auf der folgenden Seite soll die Datentransferwege für 16 bit-Worte nochmals verdeutlichen.

2 Byte Datentransfer



ITT Fachlehrgänge

Dezimalarithmetik

Zum Arbeiten im dezimalen Zahlensystem hat die CPU 8080 nur den Befehl DAA zur Verfügung.

DAA = decimal adjust accumulator

Die Wirkung dieses Befehls ist vom Zustand des Half-Carry-Flag (H = Übertrag in Wortmitte von bit 3 nach bit 4) abhängig.

Voraussetzung für die Anwendung des DAA-Befehls ist, daß der Akkumulator die Summe zweier Dezimalzahlen enthält.

Die folgende Tabelle soll den Ablauf der Korrektur unter verschiedenen Bedingungen zeigen.

| bit _{4..7} 9 oder C-Flag | bit _{0..3} 9 oder H-Flag | Wirkung | Kommentar |
|--------------------------------------|--------------------------------------|---------|-----------|
| 0 | 0 | | |
| 0 | 1 | | |
| 1 | 0 | | |
| 1 | 1 | | |

ITT Fachlehrgänge

Programmbeispiel: Dezimaladdierer

Entwickeln Sie ein Programm das nachfolgende Bedingungen erfüllt:

- 1.) Das Registerpaar BC soll als 4-stellig dezimales Summenregister arbeiten.
- 2.) Durch betätigen der DEPOSIT-Taste soll ein in der Tastatur eingegebener Dezimalwert aufaddiert und die Summe angezeigt werden.
- 3.) Der Ablauf der Addition und die Resultatanzeige soll mit der positiven Flanke des DEPOSIT-Signals erfolgen.
- 4.) Der Schalter C_0 (LOAD ADR.) soll als CLEAR-Schalter zum Löschen der Summe verwendet werden.

ITT Fachlehrgänge

Programmbeispiel: Dezimaladdierer

Flußdiagramm:

| | Maschinencode | Hex.-Code | Mnemonische Abkürzung | | | Flags N Z H P C | Bytes | Zyklen |
|--|-----------------|------------|-----------------------|-----------------------------------|--|--------------------|--------|----------|
| Einzelgenauigkeits-Daten- transferbetriebs- fehle | 01 d d s s | | MOV r1, r2 | Move register to register | (s s s) → d d d | | 1 | 5 |
| | 01 d d d 1 1 0 | | MOV r, M | Move from memory | (@ HL) → d d d | | 1 | 7 |
| | 01 1 1 0 s s s | | MOV M, r | Move to memory | (s s s) → @ HL | | 1 | 7 |
| | 00 d d d 1 1 0 | | MVI r | Move immediate to register | (2. Byte) → d d d | | 2 | 7 |
| | 00 1 1 0 1 1 0 | 3 6 | MVI M | Move immediate to memory | (2. Byte) → @ HL | | 2 | 10 |
| | 00 1 1 0 0 1 0 | 3 2 | STA adr | Store accumulator | (A) → (3. u. 2. Byte) | | 3 | 13 |
| | 00 1 1 1 0 1 0 | 3 A | LDA adr | Load accumulator | (3. u. 2. Byte) → A | | 3 | 13 |
| | 00 0 0 0 0 1 0 | 0 2 | STAX B | } Store accumulator indexed | (A) → @ BC | | 1 | 7 |
| | 00 0 1 0 0 1 0 | 1 2 | STAX D | } Load accumulator indexed | (A) → @ DE | | 1 | 7 |
| | 00 0 0 1 0 1 0 | 0 A | LDAX B | | (@ BC) → A | | 1 | 7 |
| 00 0 1 1 0 1 0 | 1 A | LDAX D | | (@ DE) → A | | 1 | 7 | |
| Doppelgenauig- keits-Daten- transferbetriebs- fehle | 00 0 0 0 0 0 1 | 0 1 | LXI B | } Load register pair immediate | (2. Byte) → C; (3. Byte) → B | | 3 | 10 |
| | 00 0 1 0 0 0 1 | 1 1 | LXI D | | (2. Byte) → E; (3. Byte) → D | | 3 | 10 |
| | 00 1 0 0 0 0 1 | 2 1 | LXI H | } Store H and L direct | (2. Byte) → L; (3. Byte) → H | | 3 | 10 |
| | 00 1 0 0 0 1 0 | 2 2 | SHLD | | (L) → (3. u. 2. Byte) | | 3 | 16 |
| | 00 1 0 1 0 1 0 | 2 A | LHLD | } Load H and L direct | (H) → (3. u. 2. Byte + 1) | | 3 | 16 |
| Ein/ Ausgabe- fehle | 1 1 1 0 1 0 1 1 | E B | XCHG | Exchange HL with DE | (3. u. 2. Byte) → L (3. u. 2. Byte + 1) → H (HL) → DE; (DE) → HL | | 1 | 4 |
| | 1 1 0 1 1 0 1 1 | D B D 3 | IN OUT | Input Output | (Eingabekanal im 2. Byte) → A A → Ausgabekanal im 2. Byte | | 2 2 | 10 10 |
| Einzelgenauigkeits- arithmetikbetriebs- fehle | 1 0 0 0 s s s | | ADD r | Add register | (A) + (s s s) → A | | 1 | 4 |
| | 1 0 0 0 0 1 1 0 | 8 6 | ADD M | Add memory | (A) + (@ HL) → A | | 1 | 7 |
| | 1 1 0 0 0 1 1 0 | C 6 | ADI | Add immediate | (A) + (2. Byte) → A | | 2 | 7 |
| | 1 0 0 0 1 s s s | | ADC r | Add register with carry | (A) + (s s s) + (C) → A | | 1 | 4 |
| | 1 0 0 0 1 1 1 0 | 8 E | ADC M | Add memory with carry | (A) + (@ HL) + (C) → A | | 1 | 7 |
| | 1 1 0 0 1 1 1 0 | C E | ACI | Add immediate with carry | (A) + (2. Byte) + (C) → A | | 2 | 7 |
| | 1 0 0 1 0 s s s | | SUB r | Subtract register | (A) - (s s s) → A | | 1 | 4 |
| | 1 0 0 1 0 1 1 0 | 9 6 | SUB M | Subtract memory | (A) - (@ HL) → A | | 1 | 7 |
| | 1 1 0 1 0 1 1 0 | D 6 | SUI | Subtract immediate | (A) - (2. Byte) → A | | 2 | 7 |
| | 1 0 0 1 1 s s s | | SBB r | Sub. reg. with borrow | (A) - (s s s) - (C) → A | | 1 | 4 |
| | 1 0 0 1 1 1 1 0 | 9 E | SBB M | Sub. mem. with borrow | (A) - (@ HL) - (C) → A | | 1 | 7 |
| | 1 1 0 1 1 1 1 0 | D E | SBI | Sub. imm. with borrow | (A) - (2. Byte) - (C) → A | | 2 | 7 |
| | 1 0 1 1 1 s s s | | CMP r | Compare register | (A) - (s s s) setzt Flags | | 1 | 4 |
| | 1 0 1 1 1 1 1 0 | B E | CMP M | Compare memory | (A) - (@ HL) setzt Flags | | 1 | 7 |
| | 1 1 1 1 1 1 1 0 | F E | CPI | Compare immediate | (A) - (2. Byte) setzt Flags | | 2 | 7 |

alle Flags werden
entsprechend den Ergebnissen
gesetzt

| | Maschinencode | Hex.-Code | Mnemonsische Abkürzung | | | Flags N Z H P C | Bytes | Zyklen |
|--|----------------------------------|-----------|------------------------|--|---------------------|--|-----------------------|-----------|
| Doppelge- nauigkeits- und Dezimalarith- metikbefehle | 00001001 | 09 | DAD B | } Double precision add Decimal adjust Accu | (HL) + (BC) → HL | - - - - x | 1 | 10 |
| | 00011001 | 19 | DAD D | | (HL) + (DE) → HL | - - - - x | 1 | 10 |
| | 00101001 | 29 | DAD H | | (HL) + (HL) → HL | - - - - x | 1 | 10 |
| | 00111001 | 39 | DAD SP | | (HL) + (SP) → HL | - - - - x | 1 | 10 |
| | 00100111 | 27 | DAA | | | x x x x x | 1 | 4 |
| Logische Befehle | 10100sss | | ANA r | AND accumulator OR accumulator XRA r EXCLUSIVE-OR accu AND memory to accu OR memory to accu EXCL.-OR memory to accu AND immediate OR immediate EXCL.-OR immediate | (A) ^ (sss) → A | x x x 0 | 1 | 4 |
| | 10110sss | | ORA r | | (A) V (sss) → A | x x 0 x 0 | 1 | 4 |
| | 10101sss | | XRA r | | (A) ∨ (sss) → A | x x 0 x 0 | 1 | 4 |
| | 10100110 | A6 | ANA M | | (A) ^ (@HL) → A | x x x x 0 | 1 | 7 |
| | 10110110 | B6 | ORA M | | (A) V (@HL) → A | x x x x 0 | 1 | 7 |
| | 10101110 | AE | XRA M | | (A) ∨ (@HL) → A | x x 0 x 0 | 1 | 7 |
| | 11100110 | E6 | ANI | | (A) ^ (2. Byte) → A | x x x 0 x 0 | 2 | 7 |
| | 11110110 | F6 | ORI | | (A) V (2. Byte) → A | x x 0 x 0 | 2 | 7 |
| | 11101110 | EE | XRI | | (A) ∨ (2. Byte) → A | x x 0 x 0 | 2 | 7 |
| | Rotier- und Ver- schiebefehle | 00000111 | 07 | | RLC | Rotate left Rotate right Rotate left through C Rotate right through C Double precision add | (bit 7) → bit 0 und C | - - - - x |
| 00001111 | | 0F | RRC | (bit 0) → bit 7 und C | - - - - x | | 1 | 4 |
| 00010111 | | 17 | RAL | (bit 7) → C; (C) → bit 0 | - - - - x | | 1 | 4 |
| 00011111 | | 1F | RAR | (bit 0) → C; (C) → bit 7 | - - - - x | | 1 | 4 |
| 00101001 | | 29 | DAD H | ≙ linksschieben des Registerpaars H, L | - - - - x | | 1 | 10 |
| Increment- und Decrement- Befehle | 00ddd100 | | INR r | Increment register Decrement register Increment memory Decrement memory } Increment Register pair } Decrement Register pair Incr. Stack-Pointer Decr. Stack-Pointer | (d d d) + 1 → d d d | x x x x - | 1 | 5 |
| | 00ddd101 | | DCR r | | (d d d) - 1 → d d d | x x x x - | 1 | 5 |
| | 00110100 | 34 | INR M | | (@HL) + 1 → @HL | x x x x - | 1 | 10 |
| | 00110101 | 35 | DCR M | | (@HL) - 1 → @HL | x x x x - | 1 | 10 |
| | 00000011 | 03 | INX B | | (BC) + 1 → BC | - - - - - | 1 | 5 |
| | 00100011 | 13 | INX D | | (DE) + 1 → DE | - - - - - | 1 | 5 |
| | 00100011 | 23 | INX H | | (HL) + 1 → HL | - - - - - | 1 | 5 |
| | 00001011 | 0B | DCX B | | (BC) - 1 → BC | - - - - - | 1 | 5 |
| | 00011011 | 1B | DCX D | | (DE) - 1 → DE | - - - - - | 1 | 5 |
| | 00101011 | 2B | DCX H | | (HL) - 1 → HL | - - - - - | 1 | 5 |
| | 00110011 | 33 | INX SP | | (SP) + 1 → SP | - - - - - | 1 | 5 |
| | 00111011 | 3B | DCX SP | | (SP) - 1 → SP | - - - - - | 1 | 5 |

| | Maschinencode | Hex.-Code | Mnemonicische Abkürzung | | | Flags N Z H P C | Bytes | Zyklen | | | | |
|-------------------|---|-----------|-------------------------|--------------------------|---|-------------------------------|-----------------------|--|-------------------------------|-------|----|-------|
| Sprungbefehle | 11000011 | C3 | JMP | Jump unconditionally | (3. und 2. Byte)→PC Adresse im 3. u. 2. Byte wird in den Programm-zähler ge-bracht, wenn: (HL)→PC | keine Beeinflussung der Flags | 3 | 10 | | | | |
| | 11000010 | C2 | JNZ | Jump if not zero | | | Z = 0 | 3 | 10 | | | |
| | 11001010 | CA | JZ | Jump if zero | | | Z = 1 | 3 | 10 | | | |
| | 11010010 | D2 | JNC | Jump if carry not set | | | C = 0 | 3 | 10 | | | |
| | 11011010 | DA | JC | Jump if carry set | | | C = 1 | 3 | 10 | | | |
| | 11100010 | E2 | JPO | Jump if parity odd | | | P = 0 | 3 | 10 | | | |
| | 11101010 | EA | JPE | Jump if parity even | | | P = 1 | 3 | 10 | | | |
| | 11110010 | F2 | JP | Jump if parity plus | | | N = 0 | 3 | 10 | | | |
| | 11111010 | FA | JM | Jump if minus | | | N = 1 | 3 | 10 | | | |
| | 11101001 | E9 | PCHL | Programm-Counter from HL | | | | 1 | 5 | | | |
| | Unterprogrammrufe und Rücksprungbefehle | 11001101 | CD | CALL | | | Call unconditionally | (3. und 2. Byte)→PC (3. u. 2. Byte) in PC Rücksprung-adresse auf den Stack, wenn: Rückspr.adr. vom Stack→PC Rücksprung-adresse vom Stack in den Programm-zähler, wenn: | keine Beeinflussung der Flags | 3 | 17 | |
| | | 11000100 | C4 | CNZ | | | Call if not zero | | | Z = 0 | 3 | 11/17 |
| | | 11001100 | CC | CZ | | | Call if zero | | | Z = 1 | 3 | 11/17 |
| | | 11010100 | D4 | CNC | | | Call if carry not set | | | C = 0 | 3 | 11/17 |
| | | 11011100 | DC | CC | | | Call if carry set | | | C = 1 | 3 | 11/17 |
| 11100100 | | E4 | CPO | Call if parity odd | P = 0 | 3 | 11/17 | | | | | |
| 11101100 | | EC | CPE | Call if parity even | P = 1 | 3 | 11/17 | | | | | |
| 11110100 | | F4 | CP | Call if plus | N = 0 | 3 | 11/17 | | | | | |
| 11111100 | | FC | CM | Call if minus | N = 1 | 3 | 11/17 | | | | | |
| 11001001 | | C9 | RET | Return unconditionally | | 1 | 10 | | | | | |
| 11000000 | | C0 | RNZ | Return if not zero | Z = 0 | 1 | 5/11 | | | | | |
| 11001000 | | C8 | RZ | Return if zero | Z = 1 | 1 | 5/11 | | | | | |
| 11010000 | | D0 | RNC | Return if carry not set | C = 0 | 1 | 5/11 | | | | | |
| 11011000 | | D8 | RC | Return if carry set | C = 1 | 1 | 5/11 | | | | | |
| 11100000 | | E0 | RPO | Return if parity odd | P = 0 | 1 | 5/11 | | | | | |
| 11101000 | E8 | RPE | Return if parity even | P = 1 | 1 | 5/11 | | | | | | |
| 11110000 | F0 | RP | Return if plus | N = 0 | 1 | 5/11 | | | | | | |
| 11111000 | F8 | RM | Return if minus | N = 1 | 1 | 5/11 | | | | | | |
| Interrupt-befehle | 11111011 | FB | EI | Enable interrupt | nach EI Interrupt möglich nach DI Interrupt nicht möglich (PC)→stack; a a x 8→PC | keine Beeinflussung der Flags | 1 | 4 | | | | |
| | 11110011 | F3 | DI | Disable interrupt | | | 1 | 4 | | | | |
| | 11110011 | F3 | RST | Restart | | | 1 | 11 | | | | |

| | Maschinencode | Hex.-Code | Mnemionische Abkürzung | | | Flags | | | | Bytes | Zyklen |
|---------------|------------------|-----------|------------------------|-------------------------------|-----------------------------|------------------------|---|---|---|-------|--------|
| | | | | | | N | Z | H | P | | |
| Stack-Befehle | 11000101 | C5 | PUSH B | Push reg. pair BC | (BC) →Stack | - | - | - | - | 1 | 11 |
| | 11010101 | D5 | PUSH D | Push reg. pair DE | (DE) →Stack | - | - | - | - | 1 | 11 |
| | 11100101 | E5 | PUSH H | Push reg. pair HL | (HL) →Stack | - | - | - | - | 1 | 11 |
| | 11110101 | F5 | PUSH PSW | Push progr. status word | (Accu, Flags)→Stack | - | - | - | - | 1 | 11 |
| | 11000001 | C1 | POP B | Pop reg. pair BC | (Stack) →BC | - | - | - | - | 1 | 10 |
| | 11010001 | D1 | POP D | Pop reg. pair DE | (Stack) →DE | - | - | - | - | 1 | 10 |
| | 11100001 | E1 | POP H | Pop reg. pair HL | (Stack) →HL | - | - | - | - | 1 | 10 |
| | 11110001 | F1 | POP PSW | Pop progr. status word | (Stack) →Accu, Flags | x | x | x | x | 1 | 10 |
| | 00110001 | 31 | LXI SP | Load immediate Stack-Pointer | (3. u. 2. Byte)→SP | - | - | - | - | 3 | 10 |
| | 11111001 | F9 | SPHL | Stack-Pointer from HL | (HL) →SP | - | - | - | - | 1 | 5 |
| | 00110011 | 33 | INX SP | Incr. Stack-Pointer | (SP) + 1 →SP | - | - | - | - | 1 | 5 |
| | 00111011 | 3B | DCX SP | Decr. Stack-Pointer | (SP) - 1 →SP | - | - | - | - | 1 | 5 |
| | 00111001 | 39 | DAD SP | Double prec. add SP | (HL) + (SP) →HL | - | - | - | - | 1 | 10 |
| | 11100011 | E3 | XTHL | Exchange HL with top of stack | (HL) mit ((SP)) vertauschen | - | - | - | - | 1 | 18 |
| | Sonstige Befehle | 01110110 | 76 | HLT | Halt | keine Operation | | | | | 1 |
| 00000000 | | 00 | NOP | No operation | (A)→A | | | | | 1 | 4 |
| 00101111 | | 2F | CMA | Complement accu | 1→C-Flag | | | | | 1 | 4 |
| 00110111 | | 37 | STC | Set carry | (C-Flag)→C-Flag | | | | | 1 | 4 |
| 00111111 | | 3F | CMC | Complement carry | | | | | | 1 | 4 |

Registercode für s s s bzw. d d d:

- 0 0 0 ⇐ Register B
- 0 0 1 ⇐ Register C
- 0 1 0 ⇐ Register D
- 0 1 1 ⇐ Register E
- 1 0 0 ⇐ Register H
- 1 0 1 ⇐ Register L
- 1 1 0 ⇐ Memory (nicht als s s s und d d d verwenden!)
- 1 1 1 ⇐ Accumulator

Abkürzungen:

- x = Flag wird beeinflusst
- = Flag wird nicht beeinflusst
- (...) = Inhalt von ...
- ((...)) = Inhalt von ... ist die Adresse, deren Inhalt verarbeitet wird

ITT Fachlehrgänge

| | | SOURCE | | | | | | | | |
|-------------|----------------|--------|----|----|----|----|----|------|----------------|-------|
| | | MOV | | | | | | | | MVI # |
| | | B | C | D | E | H | L | Accu | Memory @ HL | 2Byte |
| DESTINATION | Register B | 40 | 41 | 42 | 43 | 44 | 45 | 47 | 46 | 06 |
| | " C | 48 | 49 | 4A | 4B | 4C | 4D | 4F | 4E | 0E |
| | " D | 50 | 51 | 52 | 53 | 54 | 55 | 57 | 56 | 16 |
| | " E | 58 | 59 | 5A | 5B | 5C | 5D | 5F | 5E | 1E |
| | " H | 60 | 61 | 62 | 63 | 64 | 65 | 67 | 66 | 26 |
| | " L | 68 | 69 | 6A | 6B | 6C | 6D | 6F | 6E | 2E |
| | Accu | 78 | 79 | 7A | 7B | 7C | 7D | 7F | 7E | 3E |
| | Memory @ HL | 70 | 71 | 72 | 73 | 74 | 75 | 77 | HLT | 36 |

| | | SOURCE | | | | | | | | |
|----------|----------|--------|----|----|----|----|----|----|----|--|
| | | B | C | D | E | H | L | M | A | |
| ADI = C6 | ADD = 8_ | | | | | | | | | |
| SUI = D6 | SUB = 9_ | -0 | -1 | -2 | -3 | -4 | -5 | -6 | -7 | |
| ANI = E6 | ANA = A_ | | | | | | | | | |
| ORI = F6 | ORA = B_ | | | | | | | | | |
| ACI = CE | ADC = 8_ | | | | | | | | | |
| SBI = DE | SBB = 9_ | -8 | -9 | -A | -B | -C | -D | -E | -F | |
| XRI = EE | XRA = A_ | | | | | | | | | |
| CPI = FE | CMP = B_ | | | | | | | | | |
| | INR | 04 | 0C | 14 | 1C | 24 | 2C | 34 | 3C | |
| | DCR | 05 | 0D | 15 | 1D | 25 | 2D | 35 | 3D | |

| | | CONDITION | | | | | | | |
|-----------|------|-----------|----|----|----|----|----|----|----|
| | | NZ | Z | NC | C | PO | PE | P | M |
| JMP = C3 | J... | C2 | CA | D2 | DA | E2 | EA | F2 | FA |
| CALL = CD | C... | C4 | CC | D4 | DC | E4 | EC | F4 | FC |
| RET = C9 | R | C0 | C8 | D0 | D8 | E0 | E8 | F0 | F8 |

not zero *zero* *no carry* *carry* *parity odd* *parity even* *plus* *minus*

| | B | D | H | SP |
|-----|----|----|----|----|
| LXI | 01 | 11 | 21 | 31 |
| INX | 03 | 13 | 23 | 33 |
| DCX | 0B | 1B | 2B | 3B |
| DAD | 09 | 19 | 29 | 39 |

| | B | D | H | PSW |
|------|----|----|----|-----|
| PUSH | C5 | D5 | E5 | F5 |
| POP | C1 | D1 | E1 | F1 |

ITT Fachlehrgänge

Befehlsliste 8080

Hexadezimal geordnet

| HEX | MNEMONIC | | | | | |
|-----|----------|--|----|---------|----|----------|
| 00 | NOP | | 44 | MOV B,H | 81 | ADD C |
| 01 | LXI B | | 45 | MOV B,L | 82 | ADD D |
| 02 | STAX B | | 46 | MOV B,M | 83 | ADD E |
| 03 | INX B | | 47 | MOV B,A | 84 | ADD H |
| 04 | INR B | | 48 | MOV C,B | 85 | ADD L |
| 05 | DCR B | | 49 | MOV C,C | 86 | ADD M |
| 06 | MVI B | | 4A | MOV C,D | 87 | ADD A |
| 07 | RLC | | 4B | MOV C,E | 88 | ADC B |
| 09 | DAD B | | 4C | MOV C,H | 89 | ADC C |
| 0A | LDAX B | | 4D | MOV C,L | 8A | ADC D |
| 0B | DCX B | | 4E | MOV C,M | 8B | ADC E |
| 0C | INR C | | 4F | MOV C,A | 8C | ADC H |
| 0D | DCR C | | 50 | MOV D,B | 8D | ADC L |
| 0E | MVI C | | 51 | MOV D,C | 8E | ADC M |
| 0F | RRC | | 52 | MOV D,D | 8F | ADC A |
| 11 | LXI D | | 53 | MOV D,E | 90 | SUB B |
| 12 | STAX D | | 54 | MOV D,H | 91 | SUB C |
| 13 | INX D | | 55 | MOV D,L | 92 | SUB D |
| 14 | INR D | | 56 | MOV D,M | 93 | SUB E |
| 15 | DCR D | | 57 | MOV D,A | 94 | SUB H |
| 16 | MVI D | | 58 | MOV E,B | 95 | SUB L |
| 17 | RAL | | 59 | MOV E,C | 96 | SUB M |
| 19 | DAD D | | 5A | MOV E,D | 97 | SUB A |
| 1A | LDAX D | | 5B | MOV E,E | 98 | SBB B |
| 1B | DCX D | | 5C | MOV E,H | 99 | SBB C |
| 1C | INR E | | 5D | MOV E,L | 9A | SBB D |
| 1D | DCR E | | 5E | MOV E,M | 9B | SBB E |
| 1E | MVI E | | 5F | MOV E,A | 9C | SBB H |
| 1F | RAR | | 60 | MOV H,B | 9D | SBB L |
| 21 | LXI H | | 61 | MOV H,C | 9E | SBB M |
| 22 | SHLD | | 62 | MOV H,D | 9F | SBB A |
| 23 | INX H | | 63 | MOV H,E | A0 | ANA B |
| 24 | INR H | | 64 | MOV H,H | A1 | ANA C |
| 25 | DCR H | | 65 | MOV H,L | A2 | ANA D |
| 26 | MVI H | | 66 | MOV H,M | A3 | ANA E |
| 27 | DAA | | 67 | MOV H,A | A4 | ANA H |
| 29 | DAD H | | 68 | MOV L,B | A5 | ANA L |
| 2A | LHLD | | 69 | MOV L,C | A6 | ANA M |
| 2B | DCX H | | 6A | MOV L,D | A7 | ANA A |
| 2C | INR L | | 6B | MOV L,E | A8 | XRA B |
| 2D | DCR L | | 6C | MOV L,H | A9 | XRA C |
| 2E | MVI L | | 6D | MOV L,L | AA | XRA D |
| 2F | CMA | | 6E | MOV L,M | AB | XRA E |
| 31 | LXI SP | | 6F | MOV L,A | AC | XRA H |
| 32 | STA | | 70 | MOV M,B | AD | XRA L |
| 33 | INX SP | | 71 | MOV M,C | AE | XRA M |
| 34 | INR M | | 72 | MOV M,D | AF | XRA A |
| 35 | DCR M | | 73 | MOV M,E | B0 | ORA B |
| 36 | MVI M | | 74 | MOV M,H | B1 | ORA C |
| 37 | STC | | 75 | MOV M,L | B2 | ORA D |
| 39 | DAD SP | | 76 | HLT | B3 | ORA E |
| 3A | LDA | | 77 | MOV M,A | B4 | ORA H |
| 3B | DCX SP | | 78 | MOV A,B | B5 | ORA L |
| 3C | INR A | | 79 | MOV A,C | B6 | ORA M |
| 3D | DCR A | | 7A | MOV A,D | B7 | ORA A |
| 3E | MVI A | | 7B | MOV A,E | B8 | CMP B |
| 3F | CMC | | 7C | MOV A,H | B9 | CMP C |
| 40 | MOV B,B | | 7D | MOV A,L | BA | CMP D |
| 41 | MOV B,C | | 7E | MOV A,M | BB | CMP E |
| 42 | MOV B,D | | 7F | MOV A,A | BC | CMP H |
| 43 | MOV B,E | | 80 | ADD B | BD | CMP L |
| | | | | | BE | CMP M |
| | | | | | BF | CMP A |
| | | | | | C0 | RNZ |
| | | | | | C1 | POP B |
| | | | | | C2 | JNZ |
| | | | | | C3 | JMP |
| | | | | | C4 | CNZ |
| | | | | | C5 | PUSH B |
| | | | | | C6 | ADI |
| | | | | | C7 | RST 0 |
| | | | | | C8 | RZ |
| | | | | | C9 | RET |
| | | | | | CA | JZ |
| | | | | | CC | CZ |
| | | | | | CD | CALL |
| | | | | | CE | ACI |
| | | | | | CF | RST 1 |
| | | | | | D0 | RNC |
| | | | | | D1 | POP D |
| | | | | | D2 | JNC |
| | | | | | D3 | OUT |
| | | | | | D4 | CNC |
| | | | | | D5 | PUSH D |
| | | | | | D6 | SUI |
| | | | | | D7 | RST 2 |
| | | | | | D8 | RC |
| | | | | | DA | JC |
| | | | | | DB | IN |
| | | | | | DC | CC |
| | | | | | DE | SBI |
| | | | | | DF | RST 3 |
| | | | | | E0 | RPO |
| | | | | | E1 | POP H |
| | | | | | E2 | JPO |
| | | | | | E3 | XTHL |
| | | | | | E4 | CPO |
| | | | | | E5 | PUSH H |
| | | | | | E6 | ANI |
| | | | | | E7 | RST 4 |
| | | | | | E8 | RPE |
| | | | | | E9 | PCHL |
| | | | | | EA | JPE |
| | | | | | EB | XCHG |
| | | | | | EC | CPE |
| | | | | | EE | XRI |
| | | | | | EF | RST 5 |
| | | | | | F0 | RP |
| | | | | | F1 | POP PSW |
| | | | | | F2 | JP |
| | | | | | F3 | DI |
| | | | | | F4 | CP |
| | | | | | F5 | PUSH PSW |
| | | | | | F6 | ORI |
| | | | | | F7 | RST 6 |
| | | | | | F8 | RM |
| | | | | | F9 | SPHL |
| | | | | | FA | JM |
| | | | | | FB | EI |
| | | | | | FC | CM |
| | | | | | FE | CPI |
| | | | | | FF | RST 7 |

ITT Fachlehrgänge

Befehlsliste 8080

Alphabetisch geordnet

| HEX | MNEMONIC | | | | | | | | |
|-----|----------|-----|--|--|--|--|--|--|--|
| CE | ACI | | | | | | | | |
| 8F | ADC | A | | | | | | | |
| 88 | ADC | B | | | | | | | |
| 89 | ADC | C | | | | | | | |
| 8A | ADC | D | | | | | | | |
| 8B | ADC | E | | | | | | | |
| 8C | ADC | H | | | | | | | |
| 8D | ADC | L | | | | | | | |
| 8E | ADC | M | | | | | | | |
| 87 | ADD | A | | | | | | | |
| 80 | ADD | B | | | | | | | |
| 81 | ADD | C | | | | | | | |
| 82 | ADD | D | | | | | | | |
| 83 | ADD | E | | | | | | | |
| 84 | ADD | H | | | | | | | |
| 85 | ADD | L | | | | | | | |
| 86 | ADD | M | | | | | | | |
| C6 | ADI | | | | | | | | |
| A7 | ANA | A | | | | | | | |
| A0 | ANA | B | | | | | | | |
| A1 | ANA | C | | | | | | | |
| A2 | ANA | D | | | | | | | |
| A3 | ANA | E | | | | | | | |
| A4 | ANA | H | | | | | | | |
| A5 | ANA | L | | | | | | | |
| A6 | ANA | M | | | | | | | |
| E6 | ANI | | | | | | | | |
| CD | CALL | | | | | | | | |
| DC | CC | | | | | | | | |
| FC | CM | | | | | | | | |
| 2F | CMA | | | | | | | | |
| 3F | CMC | | | | | | | | |
| BF | CMP | A | | | | | | | |
| B8 | CMP | B | | | | | | | |
| B9 | CMP | C | | | | | | | |
| BA | CMP | D | | | | | | | |
| BB | CMP | E | | | | | | | |
| BC | CMP | H | | | | | | | |
| BD | CMP | L | | | | | | | |
| BE | CMP | M | | | | | | | |
| D4 | CNC | | | | | | | | |
| C4 | CNZ | | | | | | | | |
| F4 | CP | | | | | | | | |
| EC | CPE | | | | | | | | |
| FE | CPI | | | | | | | | |
| E4 | CPO | | | | | | | | |
| CC | CZ | | | | | | | | |
| 27 | DAA | | | | | | | | |
| 09 | DAD | B | | | | | | | |
| 19 | DAD | D | | | | | | | |
| 29 | DAD | H | | | | | | | |
| 39 | DAD | SP | | | | | | | |
| 3D | DCR | A | | | | | | | |
| 05 | DCR | B | | | | | | | |
| 0D | DCR | C | | | | | | | |
| 15 | DCR | D | | | | | | | |
| 1D | DCR | E | | | | | | | |
| 25 | DCR | H | | | | | | | |
| 2D | DCR | L | | | | | | | |
| 35 | DCR | M | | | | | | | |
| 0B | DCX | B | | | | | | | |
| 1B | DCX | D | | | | | | | |
| 2B | DCX | H | | | | | | | |
| 3B | DCX | SP | | | | | | | |
| F3 | DI | | | | | | | | |
| FB | EI | | | | | | | | |
| 76 | HLT | | | | | | | | |
| DB | IN | | | | | | | | |
| 3C | INR | A | | | | | | | |
| 04 | INR | B | | | | | | | |
| 0C | INR | C | | | | | | | |
| 14 | INR | D | | | | | | | |
| 1C | INR | E | | | | | | | |
| 24 | INR | H | | | | | | | |
| 2C | INR | L | | | | | | | |
| 34 | INR | M | | | | | | | |
| 03 | INX | B | | | | | | | |
| 13 | INX | D | | | | | | | |
| 23 | INX | H | | | | | | | |
| 33 | INX | SP | | | | | | | |
| DA | JC | | | | | | | | |
| FA | JM | | | | | | | | |
| C3 | JMP | | | | | | | | |
| D2 | JNC | | | | | | | | |
| C2 | JNZ | | | | | | | | |
| F2 | JP | | | | | | | | |
| EA | JPE | | | | | | | | |
| E2 | JPO | | | | | | | | |
| CA | JZ | | | | | | | | |
| 3A | LDA | | | | | | | | |
| 0A | LDAX | B | | | | | | | |
| 1A | LDAX | D | | | | | | | |
| 2A | LHLD | | | | | | | | |
| 01 | LXI | B | | | | | | | |
| 11 | LXI | D | | | | | | | |
| 21 | LXI | H | | | | | | | |
| 31 | LXI | SP | | | | | | | |
| 7F | MOV | A,A | | | | | | | |
| 78 | MOV | A,B | | | | | | | |
| 79 | MOV | A,C | | | | | | | |
| 7A | MOV | A,D | | | | | | | |
| 7B | MOV | A,E | | | | | | | |
| 7C | MOV | A,H | | | | | | | |
| 7D | MOV | A,L | | | | | | | |
| 7E | MOV | A,M | | | | | | | |
| 47 | MOV | B,A | | | | | | | |
| 40 | MOV | B,B | | | | | | | |
| 41 | MOV | B,C | | | | | | | |
| 42 | MOV | B,D | | | | | | | |
| 43 | MOV | B,E | | | | | | | |
| 44 | MOV | B,H | | | | | | | |
| 45 | MOV | B,L | | | | | | | |
| 46 | MOV | B,M | | | | | | | |
| 4F | MOV | C,A | | | | | | | |
| 48 | MOV | C,B | | | | | | | |
| 49 | MOV | C,C | | | | | | | |
| 4A | MOV | C,D | | | | | | | |
| 4B | MOV | C,E | | | | | | | |
| 4C | MOV | C,H | | | | | | | |
| 4D | MOV | C,L | | | | | | | |
| 4E | MOV | C,M | | | | | | | |
| 57 | MOV | D,A | | | | | | | |
| 50 | MOV | D,B | | | | | | | |
| 51 | MOV | D,C | | | | | | | |
| 52 | MOV | D,D | | | | | | | |
| 53 | MOV | D,E | | | | | | | |
| 54 | MOV | D,H | | | | | | | |
| 55 | MOV | D,L | | | | | | | |
| 56 | MOV | D,M | | | | | | | |
| 5F | MOV | E,A | | | | | | | |
| 58 | MOV | E,B | | | | | | | |
| 59 | MOV | E,C | | | | | | | |
| 5A | MOV | E,D | | | | | | | |
| 5B | MOV | E,E | | | | | | | |
| 5C | MOV | E,H | | | | | | | |
| 5D | MOV | E,L | | | | | | | |
| 5E | MOV | E,M | | | | | | | |
| 67 | MOV | H,A | | | | | | | |
| 60 | MOV | H,B | | | | | | | |
| 61 | MOV | H,C | | | | | | | |
| 62 | MOV | H,D | | | | | | | |
| 63 | MOV | H,E | | | | | | | |
| 64 | MOV | H,H | | | | | | | |
| 65 | MOV | H,L | | | | | | | |
| 66 | MOV | H,M | | | | | | | |
| 6F | MOV | L,A | | | | | | | |
| 68 | MOV | L,B | | | | | | | |
| 69 | MOV | L,C | | | | | | | |
| 6A | MOV | L,D | | | | | | | |
| 6B | MOV | L,E | | | | | | | |
| 6C | MOV | L,H | | | | | | | |
| 6D | MOV | L,L | | | | | | | |
| 6E | MOV | L,M | | | | | | | |
| 77 | MOV | M,A | | | | | | | |
| 70 | MOV | M,B | | | | | | | |
| 71 | MOV | M,C | | | | | | | |
| 72 | MOV | M,D | | | | | | | |
| 73 | MOV | M,E | | | | | | | |
| 74 | MOV | M,H | | | | | | | |
| 75 | MOV | M,L | | | | | | | |
| 3E | MVI | A | | | | | | | |
| 06 | MVI | B | | | | | | | |
| 0E | MVI | C | | | | | | | |
| 16 | MVI | D | | | | | | | |
| 1E | MVI | E | | | | | | | |
| 26 | MVI | H | | | | | | | |
| 2E | MVI | L | | | | | | | |
| 36 | MVI | M | | | | | | | |
| 00 | NOP | | | | | | | | |
| B7 | ORA | A | | | | | | | |
| B0 | ORA | B | | | | | | | |
| B1 | ORA | C | | | | | | | |
| B2 | ORA | D | | | | | | | |
| B3 | ORA | E | | | | | | | |
| B4 | ORA | H | | | | | | | |
| B5 | ORA | L | | | | | | | |
| B6 | ORA | M | | | | | | | |
| F6 | ORI | | | | | | | | |
| D3 | OUT | | | | | | | | |
| E9 | PCHL | | | | | | | | |
| C1 | POP | B | | | | | | | |
| D1 | POP | D | | | | | | | |
| E1 | POP | H | | | | | | | |
| F1 | POP | PSW | | | | | | | |
| C5 | PUSH | B | | | | | | | |
| D5 | PUSH | D | | | | | | | |
| E5 | PUSH | H | | | | | | | |
| F5 | PUSH | PSW | | | | | | | |
| 17 | RAL | | | | | | | | |
| 1F | RAR | | | | | | | | |
| D8 | RC | | | | | | | | |
| C9 | RET | | | | | | | | |
| 07 | RLC | | | | | | | | |
| F8 | RM | | | | | | | | |
| D0 | RNC | | | | | | | | |
| C0 | RNZ | | | | | | | | |
| F0 | RP | | | | | | | | |
| E8 | RPE | | | | | | | | |
| E0 | RPO | | | | | | | | |
| 0F | RRC | | | | | | | | |
| C7 | RST | 0 | | | | | | | |
| CF | RST | 1 | | | | | | | |
| D7 | RST | 2 | | | | | | | |
| DF | RST | 3 | | | | | | | |
| E7 | RST | 4 | | | | | | | |
| EF | RST | 5 | | | | | | | |
| F7 | RST | 6 | | | | | | | |
| FF | RST | 7 | | | | | | | |
| C8 | RZ | | | | | | | | |
| 9F | SBB | A | | | | | | | |
| 98 | SBB | B | | | | | | | |
| 99 | SBB | C | | | | | | | |
| 9A | SBB | D | | | | | | | |
| 9B | SBB | E | | | | | | | |
| 9C | SBB | H | | | | | | | |
| 9D | SBB | L | | | | | | | |
| 9E | SBB | M | | | | | | | |
| DE | SBI | | | | | | | | |
| 22 | SHLD | | | | | | | | |
| F9 | SPHL | | | | | | | | |
| 32 | STA | | | | | | | | |
| 02 | STAX | B | | | | | | | |
| 12 | STAX | D | | | | | | | |
| 37 | STC | | | | | | | | |
| 97 | SUB | A | | | | | | | |
| 90 | SUB | B | | | | | | | |
| 91 | SUB | C | | | | | | | |
| 92 | SUB | D | | | | | | | |
| 93 | SUB | E | | | | | | | |
| 94 | SUB | H | | | | | | | |
| 95 | SUB | L | | | | | | | |
| 96 | SUB | M | | | | | | | |
| D6 | SUI | | | | | | | | |
| EB | XCHG | | | | | | | | |
| AF | XRA | A | | | | | | | |
| A8 | XRA | B | | | | | | | |
| A9 | XRA | C | | | | | | | |
| AA | XRA | D | | | | | | | |
| AB | XRA | | | | | | | | |

Data Transfer

Nach Funktionsgruppen geordnet

| HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC |
|-----|----------|-----|----------|-----|----------|-----|----------|
| 40 | MOV B,B | 58 | MOV E,B | 70 | MOV M,B | 1A | LDAX D |
| 41 | MOV B,C | 59 | MOV E,C | 71 | MOV M,C | 2A | LHLD |
| 42 | MOV B,D | 5A | MOV E,D | 72 | MOV M,D | 3A | LDA |
| 43 | MOV B,E | 5B | MOV E,E | 73 | MOV M,E | 02 | STAX B |
| 44 | MOV B,H | 5C | MOV E,H | 74 | MOV M,H | 12 | STAX D |
| 45 | MOV B,L | 5D | MOV E,L | 75 | MOV M,L | 22 | SHLD |
| 46 | MOV B,M | 5E | MOV E,M | 77 | MOV M,A | 32 | STA |
| 47 | MOV B,A | 5F | MOV E,A | 78 | MOV A,B | 01 | LXI B |
| 48 | MOV C,B | 60 | MOV H,B | 79 | MOV A,C | 11 | LXI D |
| 49 | MOV C,C | 61 | MOV H,C | 7A | MOV A,D | 21 | LXI H |
| 4A | MOV C,D | 62 | MOV H,D | 7B | MOV A,E | 31 | LXI SP |
| 4B | MOV C,E | 63 | MOV H,E | 7C | MOV A,H | F9 | SPHL |
| 4C | MOV C,H | 64 | MOV H,H | 7D | MOV A,L | E3 | XTHL |
| 4D | MOV C,L | 65 | MOV H,L | 7E | MOV A,M | EB | XCHG |
| 4E | MOV C,M | 66 | MOV H,M | 7F | MOV A,A | D3 | OUT |
| 4F | MOV C,A | 67 | MOV H,A | 06 | MVI B | DB | IN |
| 50 | MOV D,B | 68 | MOV L,B | 0E | MVI C | C5 | PUSH B |
| 51 | MOV D,C | 69 | MOV L,C | 16 | MVI D | D5 | PUSH D |
| 52 | MOV D,D | 6A | MOV L,D | 1E | MVI E | E5 | PUSH H |
| 53 | MOV D,E | 6B | MOV L,E | 26 | MVI H | F5 | PUSH PSW |
| 54 | MOV D,H | 6C | MOV L,H | 2E | MVI L | C1 | POP B |
| 55 | MOV D,L | 6D | MOV L,L | 36 | MVI M | D1 | POP D |
| 56 | MOV D,M | 6E | MOV L,M | 3E | MVI A | E1 | POP H |
| 57 | MOV D,A | 6F | MOV L,A | 0A | LDAX B | F1 | POP PSW |

Arithmetic

| HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC |
|-----|----------|-----|----------|-----|----------|-----|----------|
| 80 | ADD B | C6 | ADI | 9E | SBB M | 3C | INR A |
| 81 | ADD C | CE | ACI | 9F | SBB A | 03 | INX B |
| 82 | ADD D | 90 | SUB B | D6 | SUI | 13 | INX D |
| 83 | ADD E | 91 | SUB C | DE | SBI | 23 | INX H |
| 84 | ADD H | 92 | SUB D | 09 | DAD B | 33 | INX SP |
| 85 | ADD L | 93 | SUB E | 19 | DAD D | 05 | DCR B |
| 86 | ADD M | 94 | SUB H | 29 | DAD H | 0D | DCR C |
| 87 | ADD A | 95 | SUB L | 39 | DAD SP | 15 | DCR D |
| 88 | ADC B | 96 | SUB M | 27 | DAA | 1D | DCR E |
| 89 | ADC C | 97 | SUB A | 04 | INR B | 25 | DCR H |
| 8A | ADC D | 98 | SBB B | 0C | INR C | 2D | DCR L |
| 8B | ADC E | 99 | SBB C | 14 | INR D | 35 | DCR M |
| 8C | ADC H | 9A | SBB D | 1C | INR E | 3D | DCR A |
| 8D | ADC L | 9B | SBB E | 24 | INR H | 0B | DCX B |
| 8E | ADC M | 9C | SBB H | 2C | INR L | 1B | DCX D |
| 8F | ADC A | 9D | SBB L | 34 | INR M | 2B | DCX H |
| | | | | | | 3B | DCX SP |

Logical

| HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC |
|-----|----------|-----|----------|-----|----------|-----|----------|
| A0 | ANA B | A9 | XRA C | B2 | ORA D | BB | CMP E |
| A1 | ANA C | AA | XRA D | B3 | ORA E | BC | CMP H |
| A2 | ANA D | AB | XRA E | B4 | ORA H | BD | CMP L |
| A3 | ANA E | AC | XRA H | B5 | ORA L | BE | CMP M |
| A4 | ANA H | AD | XRA L | B6 | ORA M | BF | CMP A |
| A5 | ANA L | AE | XRA M | B7 | ORA A | FE | CPI |
| A6 | ANA M | AF | XRA A | F6 | ORI | 07 | RLC |
| A7 | ANA A | EE | XRI | B8 | CMP B | 0F | RRC |
| E6 | ANI | B0 | ORA B | B9 | CMP C | 17 | RAL |
| A8 | XRA B | B1 | ORA C | BA | CMP D | 1F | RAR |
| | | | | | | 2F | CMA |

Branching

| HEX | MNEMONIC | HEX | MNEMONIC | HEX | MNEMONIC |
|-----|----------|-----|----------|-----|----------|
| C3 | JMP | D7 | RST 2 | EC | CPE |
| C2 | JNZ | DF | RST 3 | F4 | CP |
| CA | JZ | E7 | RST 4 | FC | CM |
| D2 | JNC | EF | RST 5 | C9 | RET |
| DA | JC | F7 | RST 6 | C0 | RNZ |
| E2 | JPO | FF | RST 7 | C8 | RZ |
| EA | JPE | CD | CALL | D0 | RNC |
| F2 | JP | C4 | CNZ | D8 | RC |
| FA | JM | CC | CZ | E0 | RPO |
| E9 | PCHL | D4 | CNC | E8 | RPE |
| C7 | RST 0 | DC | CC | F0 | RP |
| CF | RST 1 | E4 | CPO | F8 | RM |

Control

| HEX | MNEMONIC |
|-----|----------|
| 00 | NOP |
| 76 | HLT |
| F3 | DI |
| FB | EI |
| 37 | STC |
| 3F | CMC |

ITT Fachlehrgänge

Programmbeispiel: Schrittmotor


Das folgende Programmbeispiel soll die Anwendung eines Mikroprozessors zur Steuerung eines Schrittmotors zeigen.

Wichtiger Programmpunkt ist dabei die Erzeugung des benötigten Impulsmusters.


Die Möglichkeiten eines Mikroprozessors sind durch ein solches Programm natürlich längst nicht ausgenutzt. Selbst bei der schnellsten vorgesehenen Geschwindigkeit werden zwischen zwei Schritten 8184 Befehle in einer Zeitschleife vergeudet. Daraus ist zu ersehen, daß auch umfangreichere Zusatzaufgaben zwischen zwei Schritten erledigt werden könnten.

ITT Fachlehrgänge


Prinzipieller Aufbau und Funktionsweise eines Schrittmotors



Linkslauf:




Rechtslauf:



ITT Fachlehrgänge

Pulsdiagramm und Interface


Die Untenstehende Schaltung zeigt die Ansteuerung für eine der beiden Wicklungen.



ITT Fachlehrgänge

Flußdiagramm: Schrittmotorsteuerung



Gesamtübersicht:



ITT Fachlehrgänge

Flußdiagramm: Schrittmotorsteuerung


Teilprogramme für Rechts- und Linkslauf:



ITT Fachlehrgänge

Flußdiagramm: Schrittmotorsteuerung

Teilprogramm für die Geschwindigkeitsbestimmung:



| LABEL | Adresse | Inhalt | Befehl | ; Kommentar |
|-------|---------|--------|------------|-------------|
| | 0400 | 11 | LXI D,04A0 | |
| | | A0 | | |
| | | 04 | | |
| | | D1B | IN BSHALT | |
| | | 01 | | |
| | | 47 | MOV B,A | |
| | | E6 | ANI 0F | |
| | | 0F | | |
| | | 4F | MOV C,A | |
| | | 78 | MOV A,B | |
| | | B7 | ORA A | |
| | | F2 | JP | |
| | | 03 | | |
| | | 04 | | |
| | | E6 | ANI 40 | |
| | | 40 | | |
| | 10 | CA | JZ | |
| | | 2B | | |
| | | 04 | | |
| | | D1B | IN BSHALT | |
| | | 01 | | |
| | | B7 | ORA A | |
| | | F2 | JP | |
| | | 03 | | |
| | | 04 | | |
| | | 7B | MOV A,E | |
| | | FE | CPI A3 | |
| | | A3 | | |
| | | C2 | JNZ | |
| | | 21 | | |
| | | 04 | | |
| | | 1E | MVI E,9F | |
| | 20 | 9F | | |
| | | 13 | INX D | |
| | | 1A | LDAX D | |
| | | D3 | OUT LLAMPE | |
| | | 02 | | |
| | | CD | CALL | |
| | | 50 | | |
| | | 04 | | |
| | | C3 | JMP | |
| | | 13 | | |
| | | 04 | | |

ITT Fachlehrgänge

NAME: BLATT: ...2....

PROGRAMM: *Schrittmotor*

| LABEL | Adresse | Inhalt | Befehl | ; Kommentar |
|-------|---------|--------|------------|-------------|
| | 042B | D:B | IN BSHALT | |
| | | 01 | | |
| | | D | ORA A | |
| | | E | JP | |
| | | F | | |
| | 30 | 04 | | |
| | | 1 | MOV A,E | |
| | | 2 | CPI A0 | |
| | | 3 | | |
| | | 4 | JNZ | |
| | | 5 | | |
| | | 6 | | |
| | | 7 | MVI E,A4 | |
| | | 8 | | |
| | | 9 | DCX D | |
| | | A | LDAX D | |
| | | B | OUT LLAMPE | |
| | | C | | |
| | | D | CALL | |
| | | E | | |
| | | F | | |
| | 40 | C3 | JMP | |
| | | 1 | | |
| | | 2 | | |
| | | | | |
| | 0450 | 41 | MOV B,C | |
| | | 1 | LXI H,08FF | |
| | | 2 | | |
| | | 3 | | |
| | | 4 | DCX H | |
| | | 5 | MOV A,H | |
| | | 6 | CPI 00 | |
| | | 7 | | |
| | | 8 | JNZ | |
| | | 9 | | |
| | | A | | |
| | | B | DCR B | |
| | | C | MOV A,B | |
| | | D | CPI 00 | |
| | | E | | |
| | | F | RZ | |
| | 60 | C3 | JMP | |
| | | 1 | | |
| | | 2 | | |
| | 04A0 | 00 | | |
| | | 1 | | |
| | | 2 | | |
| | | 3 | | |

ITT Fachlehrgänge

Hardwaresteuerung des MP-Systems

Unter MP-System soll in diesem Zusammenhang die CPU, der Clock-Generator und der System-Controller zu verstehen sein.

(Siehe auch Schaltungsauszug Seite 57)

Die zur Programmablaufsteuerung erforderlichen Signale werden zum Teil über den Clock-Generator geführt, um eine Synchronisierung mit dem Taktsignal zu erreichen.

1.) RESET

Das RESET-Signal für die CPU wird dem 8080 am Pin 12 zugeführt und ist am Anschluß 79 der linken Steckerleiste messbar. es kann auch verwendet werden, um Peripheriegeräte in den Reset-Vorgang mit einzubeziehen (Fan out = 1 1/4 LE).

Die Reset-Taste ist an RES IN angeschlossen und arbeitet als Schließkontakt nach Masse. Die Funktionen eines Reset-Vorganges sind folgende:

- a) alle Funktionen unterdrücken
- b) PC löschen
- c) Befehls-Register löschen
- d) Interrupt-Controll-FF löschen (INTE = 0)
- e) Hold-Acknowledge-FF löschen (HLDA = 0)
- f) u.U. HALT-Zustand beenden
- g) nach Ende des Reset: Instruction Fetch aus Adresse 0000

2.) HOLD

Der HOLD-Eingang der CPU (Pin 13) wird durch einen vorgeschalteten Inverter auf "0" gehalten. Der Systemeingang muß daher wieder mit HOLD bezeichnet werden.

ITT Fachlehrgänge

HOLD-Eingang = "0" löst folgende Wirkungen aus:

- a) Der laufende Maschinenzklus wird beendet
- b) Der HOLD-Zustand wird durch HLDA (hold acknowledge) quittiert
- c) Daten- und Adressbus werden in den Hoch-Impedanz-Zustand geschaltet
- d) Der Prozessor "wartet" bis der HOLD-Eingang wieder High wird

Der HOLD-Zustand kann z.B. für DMA (direct memory access) ausgenutzt werden. Die Kontrolle von Daten- und Adressbus wird dann durch periphere Geräte ausgeübt.

3.) READY

Der Eingang RDY IN (ready in) wird ebenfalls über den Clock-Generator synchronisiert. Ein Low-Signal an RDY IN löst folgende Vorgänge aus:

- a) Ganzzahlige Vielfache von Wartezyklen (wait cycles) werden in den Befehlsablauf eingeschoben bis RDY IN wieder in den High-Zustand geht
- b) Der WAIT-Zustand wird vom Prozessor durch das Signal WAIT quittiert

Wait-Zyklen können benutzt werden, wenn mit langsamer Peripherie gearbeitet wird, oder ausgelöste Vorgänge vor der weiteren Bearbeitung des Programms geprüft werden sollen.

Wichtig: Daten- und Adressbus bleiben aktiv!

4.) HALT

Der HALT-Zustand des Prozessors kann zwar nicht durch ein Signal (sondern nur durch ausführen des HALT-Befehls) hervorgerufen werden, er läßt sich aber nur durch Signale beenden oder unterbrechen.

ITT Fachlehrgänge

Zum Unterbrechen oder Beenden des HALT-Zustandes gibt es folgende Möglichkeiten:

- a) Ein Interrupt beendet den Halt-Zustand und löst die Bearbeitung einer Interrupt-Service-Routine aus
- b) RESET kann den Halt-Zustand beenden und einen neuen Programmstart auslösen
- c) Mit dem HOLD-Signal können Daten- und Adressbus in den Hochohmigen Zustand gebracht werden. Der Halt-Zustand wird dadurch jedoch nur unterbrochen und nicht beendet.

ITT Fachlehrgänge


System Controller 8228

Der Einsatz eines System-Controllers vereinfacht den Aufbau eines MP-Systems, da in diesem Baustein Funktionen enthalten sind, die sonst durch Hardware realisiert werden müßten.

Die wesentlichen Funktionen des 8228 sind:

1. Aufbereiten der Steuersignale zum Lesen und Schreiben von Speicherplätzen und I/O-Ports.
2. Bidirektionales Puffern des Datenbus

Weitere Funktionen dienen zur Vereinfachung der Interruptbehandlung und zur externen Datenbussteuerung.



Zu 1.) Die CPU benutzt zu bestimmten Zeiten den Datenbus um Informationen über ihren aktuellen Zustand (processor status) nach "draußen" zu geben. Diese Informationen werden durch das Signal STSTB = status strobe synchronisiert. Da die Informationen bis zur nächsten Statusausgabe zur Verfügung stehen müssen, werden sie in Speichern (status latch) aufgefangen. Eine Codierschaltung (gating array) sorgt dann dafür, daß folgende Steuersignale entstehen:

ITT Fachlehrgänge

$\overline{\text{MEMR}}$ = memory read

wird low, wenn der Inhalt eines Speicherplatzes auf den Datenbus gegeben werden soll

$\overline{\text{MEMW}}$ = memory write

wird low, wenn Daten vom Datenbus in einen Speicherplatz geschrieben werden sollen

$\overline{\text{I/O}}\overline{\text{R}}$ = input/output read

wird low, wenn die an einem Input-Port liegenden Daten gelesen werden sollen

$\overline{\text{I/O}}\overline{\text{W}}$ = input/output write

wird low, wenn Daten über ein Output-Port ausgegeben werden sollen

Zu 2.) Die bidirektionalen Bus-Treiber trennen die Datenbusse von System und Prozessor. Für die Datentransfers durch den Systemcontroller ergeben sich drei Möglichkeiten

1. Daten vom System-Bus zum Prozessor
2. Daten vom Prozessor zum System-Bus
3. Daten vom Prozessor in die Status-Latches

Die weiteren Funktionen sind:

Interruptunterstützung:

Der System-Controller erzeugt das Signal $\overline{\text{INTA}}$ als Interruptquittung. Wird der INTA-Ausgang jedoch über 1k0hm an + 12V gelegt entsteht bei einem Interrupt automatisch ein RST 7-Befehl.

Datenbussteuerung:

$\overline{\text{BUSEN}}$ = bus enable kann benutzt werden, um den Datenbus des Systems in den Hochimpedanz-Zustand zu bringen.


ITT Fachlehrgänge

Input/Output-Ports 8212

Der Baustein 8212 kann sowohl Input- wie auch Output-Port sein.
Im Baustein enthalten sind folgende Funktionsgruppen:


- 1.) Acht D-FF mit gemeinsamem Löscheingang $\overline{\text{CLR}}$
- 2.) Die Ausgänge aller FF sind über Three-State-Treiber geführt
- 3.) Zur Interruptverarbeitung ist eine Verknüpfungslogik und ein FF zum Speichern einer Interruptanforderung enthalten
- 4.) Verknüpfungslogik zur Wahl der Betriebsart (MD = mode) und zur Bausteinadressierung (DS = device select)

Das nachfolgende Logik-Diagramm zeigt die Innenschaltung des 8212.



ITT Fachlehrgänge

Input-Port-Funktion:




Bei dieser Betriebsart dürfen die Treiber zum Bus hin nur dann getaktet (aktiv geschaltet) werden, wenn:

- der Baustein adressiert ist und
- vom Prozessor das Signal I/OR kommt.

Die Adresse und das Signal I/OR werden an DS 1 und DS 2 gelegt und im Baustein verknüpft. Der MD-Eingang muß dabei ständig an "0" liegen.

Output-Port-Funktion:




In dieser Betriebsart sind die Ausgangstreiber ständig aktiv. Daten vom System werden nur dann in die FF's hineingetaktet, wenn:

- der Baustein adressiert ist und
- vom Prozessor das Signal I/OW kommt.


Der MD-Eingang liegt jetzt ständig an "1". Der Eingang STB = strobe wird im Lehrsystem nicht benutzt und liegt ständig an "1".

ITT Fachlehrgänge



Stromlaufplan
MP-EX (CPU-Platine)

A = 74 LS 04
 B = 74 LS 05
 C = 74 LS 32



EXTENSION-BOX
Stromlaufplan

